교수님 강의 너무 감사합니다 ! 보다보니 질문생겨 댓글 남겨드려요. 피피티 마지막 페이지에서 pcb substrate에서 interposer로 전기가 빠진다고 하셨는데, 플립칩은 die에서 pcb로 전기가 가는줄 알았는데, 그 반대 즉 위로 전기가 빠지는 것은 어떤 것을 의미하는지 궁금합니다 !
안녕하세요 PoP 구조의 경우 플립칩은 패턴면을 통해 하단의 PCB로 전기가 연결이 되지요. 플립칩을 PoP로 만드는 경우, 하단의 칩과 상단의 칩이 전기적으로 연결이 interposer를 통해 진행이 되기에 위로 전기가 빠진다 (혹은 위 아래 칩이 전기적으로 연결된다) 라는 뜻으로 생각하면 될거 같아요. 플립칩의 전기적 연결도 하단의 PCB로 그리고 상단의 칩도 Interposer를 거쳐 하단의 PCB로 나오니까 그렇게 생각하시면 될거 같습니다!
강의내용이 너무 깔끔하고 좋습니다! 정말 감사합니다! 다만 궁금증이 생격서 하나 여쭤보겠습니다! 다단 적층 wire-bonding 패키지 설명하실 때 말씀하신 V-nand다 적층된 형태가 V자 라서 V-nand 라고 하셨는데, 이는 평상적으로 말하는 veritcal-nand랑 다른 의미인가요? 일반적으로 vertical-nand는 원통형 구조의 nand를 말하는데 그것과 달라서 여쭤보고 싶습니다. 그리고 V자 형태로 적층하게 되면 금속배선의 길이가 오히려 길어질 것이라고 생각이 되는데 어째서 V자로 적층하는게 더 유리한지 여쭤보고 싶습니다!! 좋은강의 감사합니다.
안녕하세요 윤창민 입니다. v nand는 알고계신것 처럼 vertical nand가 맞습니다. 다단적층을 위해 v자 형태로 칩을 적층하는 것을 제가 지그재그 형태로 표현을 하는게 좋았을 것 같습니다. 그리고 v자 혹은 계단식 등 다양한 적층 방식이 존재하는데요 위로 그냥 쌓아올릴 경우 칩층마다 pcb로 wire를 연결해줘야 하는데 v나 계단식이면 위층에서 바로 아래 층에 와이어를 연결하고 반복하는 방식으로 배선 길이를 줄이면서 신호를 모으는데 유리할거 같습니다. 그리고 또 다른 점은 제품마다 발열, 속도, 수율, 공정이 다르다 보니 최적의 상태를 그렇게 설계되는 패키지들이 있습니다. 좋은 말씀 김사합니다 !
@@HBNUFCML 적층관련된 부분은 해결되었습니다! 감사합니다. 다만 vertical nand가 의미하는게 원통형 구조의 nand가 맞나요?? 평면형의 Die를 적층시키는 것이라면 이해가 되지만 원통형의 입체 Die를 지그재그로 적층시키는 구조로는 이해가 잘 가지 않아서 질문드립니다!
너무좋은 강의 감사합니다! 질문잇습니다 패키징공정이라는게 pkg sorting이 끝나면 우리가 컴퓨터 pcb내에 보던 mcu 같은 지네다리처럼생긴 부품이 되어지는건가요? 그게 맞다면 이렇게 sorting된 ic chip 은 이후 고객사에게 가서 큰. Pcb에 실장되는건가요?
안녕하세요 강의에 관심 가져주셔서 감사합니다. 말씀해주신대로 sorting이 완료되면 ic chip의 패키지가 완성이 되는것이구요. 고객사에 출하가 됩니다. Mcu는 단일칩으로 만들어지는 것이 아니라 cpu ic chip 패키지, 메모리 등등 여러가지 패키지가 고객사에서 실장되어서 만들어진다고 생각하시면 됩니다. 때문에 패키지 이후에 지네다리 처럼 보이는 패키지로 다시 만들어지고 mcu 안에 다양한 패키지가 들어가기에 여러 고객사를 거쳐서 최종 mcu 고객사로 간다고 생각하시는게 편할거 같습니다. 그리고 패키지, 더 큰 패키지, mcu 모두 실장하는데 pcb가 필요하며 점점 두꺼운 패키지 위에 실장이 됩니다. 감사합니다 ^^
기본적인 패키징 공정에서는 Die를 Substrate PCB에 연결을 하는 것이 패키징 공정이구요. 고객사에서 그 패키지를 받아서 본인들의 모듈에 실장을 하는 공정이 진행이 됩니다. 즉 컴퓨터 메모리를 보면 그 안에 작은 검은색 패키지 들이 많이 있죠? 그래서 그 검은색을 패키지 하나하나 라고 생각하시면 되고 거기에 Substrate PCB가 존재하고, 패키징이 끝나면 그 램 모듈의 기판이 되는 PCB에 실장을 하는데 이건 패키징 공정 후에 고객사가 목적에 맞게 진행을 하는 것입니다. 패키징에서 PCB위에 연속 실장하는 경우는 PoP와 같은 패키지-온-패키지 공정 같은 특수한 경우가 있습니다.
강의 내용이 너무 깔끔하고 좋네요...! 10강 모두 정주행 중인데 반도체 패키징 공정 이해하는데 정말 큰 도움이 됩니다! 감사합니다!
강의가 정말 좋아요 여러 패키징 기술들을 공부하면서 파편적인 지식들이 쌓고 있었는데,
기술 발전 순서로, 적용 제품으로 정리가 되고 있습니다. 고맙습니다
재밌게 봐주셨다니 감사합니다 ^^ 한달 안에 패키징 관련해서 새로운 강의 업로드 예정이니 그때 또 봐주시면 좋을거 같습니다. 감사합니다 !
감사합니다
제가 감사합니다 ^^
혼자 자료 정리하면서, 뭔가 빠진 느낌이 들어서 혼란스러웠는데 영상보고 정리잘하고 갑니다. 감사드려요~!!!!!!
좋은 말씀 감사합니다!! 좋은 결과 있으시면 좋겠습니다 ^^
영상 정말 감사히 잘 보고 있습니다. 고맙습니다 !!!!!
좋은 말씀 감사합니다. 이번 주에 새로운 영상도 업로드 할 예정이니 재밌게 봐주시면 좋을거 같습니다 😀
@@HBNUFCML 값진 공부를 공짜로, 쉽고 재밌게 가르쳐주셔서 학습자로서 감사할 따름입니다. 잘 공부하겠습니다. ^^
교수님 강의 너무 감사합니다 ! 보다보니 질문생겨 댓글 남겨드려요. 피피티 마지막 페이지에서 pcb substrate에서 interposer로 전기가 빠진다고 하셨는데, 플립칩은 die에서 pcb로 전기가 가는줄 알았는데, 그 반대 즉 위로 전기가 빠지는 것은 어떤 것을 의미하는지 궁금합니다 !
안녕하세요 PoP 구조의 경우 플립칩은 패턴면을 통해 하단의 PCB로 전기가 연결이 되지요. 플립칩을 PoP로 만드는 경우, 하단의 칩과 상단의 칩이 전기적으로 연결이 interposer를 통해 진행이 되기에 위로 전기가 빠진다 (혹은 위 아래 칩이 전기적으로 연결된다) 라는 뜻으로 생각하면 될거 같아요. 플립칩의 전기적 연결도 하단의 PCB로 그리고 상단의 칩도 Interposer를 거쳐 하단의 PCB로 나오니까 그렇게 생각하시면 될거 같습니다!
강의내용이 너무 깔끔하고 좋습니다! 정말 감사합니다! 다만 궁금증이 생격서 하나 여쭤보겠습니다! 다단 적층 wire-bonding 패키지 설명하실 때 말씀하신 V-nand다 적층된 형태가 V자 라서 V-nand 라고 하셨는데, 이는 평상적으로 말하는 veritcal-nand랑 다른 의미인가요? 일반적으로 vertical-nand는 원통형 구조의 nand를 말하는데 그것과 달라서 여쭤보고 싶습니다. 그리고 V자 형태로 적층하게 되면 금속배선의 길이가 오히려 길어질 것이라고 생각이 되는데 어째서 V자로 적층하는게 더 유리한지 여쭤보고 싶습니다!! 좋은강의 감사합니다.
안녕하세요 윤창민 입니다. v nand는 알고계신것 처럼 vertical nand가 맞습니다. 다단적층을 위해 v자 형태로 칩을 적층하는 것을 제가 지그재그 형태로 표현을 하는게 좋았을 것 같습니다. 그리고 v자 혹은 계단식 등 다양한 적층 방식이 존재하는데요 위로 그냥 쌓아올릴 경우 칩층마다 pcb로 wire를 연결해줘야 하는데 v나 계단식이면 위층에서 바로 아래 층에 와이어를 연결하고 반복하는 방식으로 배선 길이를 줄이면서 신호를 모으는데 유리할거 같습니다. 그리고 또 다른 점은 제품마다 발열, 속도, 수율, 공정이 다르다 보니 최적의 상태를 그렇게 설계되는 패키지들이 있습니다. 좋은 말씀 김사합니다 !
@@HBNUFCML 적층관련된 부분은 해결되었습니다! 감사합니다. 다만 vertical nand가 의미하는게 원통형 구조의 nand가 맞나요?? 평면형의 Die를 적층시키는 것이라면 이해가 되지만 원통형의 입체 Die를 지그재그로 적층시키는 구조로는 이해가 잘 가지 않아서 질문드립니다!
너무좋은 강의 감사합니다! 질문잇습니다
패키징공정이라는게 pkg sorting이 끝나면 우리가 컴퓨터 pcb내에 보던 mcu 같은 지네다리처럼생긴 부품이 되어지는건가요?
그게 맞다면 이렇게 sorting된 ic chip 은 이후 고객사에게 가서 큰. Pcb에 실장되는건가요?
안녕하세요 강의에 관심 가져주셔서 감사합니다. 말씀해주신대로 sorting이 완료되면 ic chip의 패키지가 완성이 되는것이구요. 고객사에 출하가 됩니다. Mcu는 단일칩으로 만들어지는 것이 아니라 cpu ic chip 패키지, 메모리 등등 여러가지 패키지가 고객사에서 실장되어서 만들어진다고 생각하시면 됩니다. 때문에 패키지 이후에 지네다리 처럼 보이는 패키지로 다시 만들어지고 mcu 안에 다양한 패키지가 들어가기에 여러 고객사를 거쳐서 최종 mcu 고객사로 간다고 생각하시는게 편할거 같습니다. 그리고 패키지, 더 큰 패키지, mcu 모두 실장하는데 pcb가 필요하며 점점 두꺼운 패키지 위에 실장이 됩니다. 감사합니다 ^^
그러면 Die를 Susbtrate PCB에 와이어 본딩으로 연결한 후 이걸 또 PCB위에 실장하는 건가요??
기본적인 패키징 공정에서는 Die를 Substrate PCB에 연결을 하는 것이 패키징 공정이구요. 고객사에서 그 패키지를 받아서 본인들의 모듈에 실장을 하는 공정이 진행이 됩니다. 즉 컴퓨터 메모리를 보면 그 안에 작은 검은색 패키지 들이 많이 있죠? 그래서 그 검은색을 패키지 하나하나 라고 생각하시면 되고 거기에 Substrate PCB가 존재하고, 패키징이 끝나면 그 램 모듈의 기판이 되는 PCB에 실장을 하는데 이건 패키징 공정 후에 고객사가 목적에 맞게 진행을 하는 것입니다. 패키징에서 PCB위에 연속 실장하는 경우는 PoP와 같은 패키지-온-패키지 공정 같은 특수한 경우가 있습니다.
@@HBNUFCML 아하.. 답변 감사합니다 면접 준비 하는데 많이 도움되네요~!
성공적인 면접을 기원합니다 !!