Видео

DIE-to-Wafer: 캐리워 웨이퍼, 버퍼다이, 코어다이로 구성되어있다고하셨는데 DIE-to-DIE 방식이 아닐까 생각이들어서요. 버퍼다이를 디바이스 웨이퍼로 보는걸까요?

반도체 패키지 관련 소중한 자료 잘 보고 갑니다. 정말 이해하기 쉽게 귀에 쏙쏙 강의 너무 좋습니다.

좋은 영상 감사합니다.

최고의 강의 잘 들었습니다. 교수님

일본 소재기업 현업입니다. 감사드립니다.

안녕하세요 교수님 패키징 설계 배우고 있는 학생입니다.. 공정에 관해 늘 궁금했는데 좋은 강의 만들어주셔서 감사합니다... 3년전 강의라 지금도 강의 자료 받을수 있는지 모르곘지만... 가능하시다면 부탁드리겠습니다.

안녕하세요 교수님 강의 감사합니다. 라미네이션과 DAF를 부착한 후 쏘잉 후 UV를 앞뒤로 조사하는 건가요? 라미네이션의 UV로 인한 경화도 쏘잉 후 진행되는건지, 쏘잉 전에 라미네이션 UV조사가 진행되어 DAF UV 조사와는 다른순서로 진행되는건가요?

안녕하세요 교수님, 이제 막 후공정 공부하는 사람 입장에서 공부하기에 너무 좋습니다. 질문이 있어서 댓글로 남깁니다. 강의에서 이해하기엔 쏘잉 공정에서 블레이드 쏘잉과 스텔스 다이싱을 구분하였는데 블레이드 쏘잉은 라미네이션 테이프 부착후 백랩이 진행하고 블레이드 쏘잉이 진행되고 스텔스 다이싱은 라미네이션 테이프 부착후 레이저 쏘잉 진행 후, 백랩이 진행된다고 이해하고 있습니다. 1. 일반적인 Front-end 공정은 웨이퍼 입고 후에 백랩 공정을 진행하는데 블레이드 쏘잉이 일반적인 공정의 흐름인지? 2. 백랩 공정 후, 쏘잉(Singulation)이전에 De-Taping을 이루어진다고 이해하고 있는데, 스텔스 다이싱의 경우는 De-Taping 과정이 어떻게 이루어지나요? 3. 단순히 궁금한 점입니다만, 라미네이션 후 웨이퍼는 패턴면에 테이프가 부착되어 있는데 백랩 그라인딩 통해서 테이핑한 면이 다 날라갈 것 같은데 내부까지 UV 조사 후 경화된건지 궁금합니다. 4. 현업에서 블레이드 쏘잉과 스텔스 다이싱 둘다 진행하는 경우도 있을까요?

강의를 보다 질문이 생겨 댓글 남깁니다. TSV를 이용할 때 앞면과 뒷면 모두 범프가 필요한데 컨벤셔널 패키지와는 다르게 패키징 쪽으로 넘어와서 범프를 형성하나요? 아니면 소자쪽 범프는 형성되어 오고 tsv쪽은 패키징에서 형성하나요?

감사합니다!

감사합니다.

고맙습니다 교수님!

좋은 정보 감사합니다.

반도체 장비업체 종사자입니다 내용이 너무 유익해서 업무를 하는데 정말 도움이 많이됩니다. 감사합니다.

교수님 혹시 제가 강의 교안 요청을 보냈는데 회신이 어려우실까요? ㅠㅠ 답변 주시면 감사하겠습니다

하이브리드본딩 공부할때 관련 논문 추천해주실수있나요?

안녕하세요 교수님 정말 좋은 강의 감사합니다. 반복하며 들으면서 이해하려 노력 하고 있는데 교안이 없으니 한계가 있네요 ㅠ,ㅠ... 메일로 교안 요청 메일 드렸습니다. 번거 로우시겠지만 교안 보내주시면 공부에 많은 도움이 될 것 같습니다. 감사합니다 !!

안녕하세요 교수님 정말 좋은 강의 감사합니다. 반복하며 들으면서 이해하려 노력 하고 있는데 교안이 없으니 한계가 있네요 ㅠ,ㅠ... 메일로 교안 요청 메일 드렸습니다. 번거 로우시겠지만 교안 보내주시면 공부에 많은 도움이 될 것 같습니다. 감사합니다 !!

안녕하십니까 교수님, 좋은 강의 감사드리며 잘 듣고 있습니다. 영상하고는 관련 없는 질문입니다만, 제가 헷갈리는 부분이 있는데 물어볼 곳이 없어 이 곳에 여쭤봅니다. 칩렛 기술이란 것이 각각 다른 역할을 하는 여러 개의 반도체 칩을 별도 생산하여 한 개의 칩으로 연결하는 기술이라고 들었습니다. 헷갈리는 부분이 그럼 기존에는 웨이퍼에 회로를 그릴 때 하나의 칩 안에 cpu, gpu, dram 등의 기능을 하는 회로를 한꺼번에 그렸다면 칩렛은 하나의 칩 안에 CPU회로 하나만 , GPU회로 하나만 이렇게 하나씩만 그려넣는다는건가요?

안녕하세요 교수님 한가지 여쭤볼것이 있는데요. TSV공정에서 홀 정공에 레늄W 을 넣어서 증착을 하는 경우도 있습니까?

안녕하세요 반도체 공정에 대한 공부하다가 방문하게 되었습니다 강의자료 받아 볼 수 있을까요?

안녕하세요, 교수님. 저는 반도체 장비용 석영 유리 제조업체에서 근무하는 직원입니다. HBM 공정 기술과 관련된 장비에 대해 알아보던 중 교수님의 강의를 접하게 되었습니다. 정말 훌륭한 자료 감사합니다. 실례가 되지 않으신다면 자료를 받아볼 수 있을까요?

플립칩 설명하실때 하나 오류가 있네요...다이는 이미 뒤집혀서 다이의 위가 아래로 향하는 상황이기 때문에 (다이의 패드가 아래쪽에 있음, 거기에 범핑을 작업) 다이의 위쪽이 아니라 아래쪽이라고 표현하셔야 정확한 표현입니다. 25:09 도 그렇고 앞쪽에도 몇번 있었네요...암튼 너무 좋은 강의 감사합니다.

교수님소중한자료인것은알겠으나워터마크채도를줄이시면좋을것같습니다

교수님 좋은 강의 정말 감사합니다. 교안 관련하여 메일드렸는데 확인해주시면 더욱 감사하겠습니다.

교수님 안녕하십니까 현재 반도체 산업에 취업을 준비중에 있습니다. 공부를 하기 위해서 서칭을 하던 중에 교수님 강의를 보게 되었습니다. 좋은 강의 제공해주셔서 정말 감사드립니다. 교수님 강의 자료를 참고하며 공부를 이어 가고 싶은데, 혹시 강의 자료를 얻을 수 있겠습니까 ??

안녕하세요 교수님 질문이 있습니다. TSV에서 사용되는 구리배선(Via)라는 것이 와이어 본딩에서의 와이어와 같은 거라고 생각하면 될까요? 그리고 웨이퍼 레벨로 패키징 한다는것이 무슨 의미인지 잘 이해를 못하겠습니다. 패턴이 그려진 웨이퍼의 칩들을 분리하지 않고 웨이퍼 그 자체를 패키징한다는 것이 맞을까요? 패키징을 먼저 하고 칩들을 분리하는건가요?

화학생명공학과라서 못봤군요..이번에 한밭대 졸업했는데 반도체 후공정에 대한 내용을 공부하다가 찾아보니 나왔어요! 감사합니다, 교수님

안녕하세요 교수님. 강의를 듣던 중 궁금한 것이 있어 질문드립니다. 13:02에서 Buffer die는 명령과 제어의 역할을 하고 Core die는 연산의 역할을 한다고 하셨습니다. HBM은 메모리 반도체이기에 명령,제어,연산과 같은 비메모리 반도체의 역할보다는 정보저장과 같은 역할을 수행할 것이라 생각했는데, 제가 잘못 생각했던 것일까요? 항상 좋은 강의에 감사드립니다.

교수님 감사합니다. 행복하세요.

안녕하세요 교수님! 강의 정말 잘 보고 있습니다! 15:10 부분에 설명해주시는 부분에 대한 질문이 있는데요, 마운트 테이프를 뗸 다음 NCF를 붙이는 과정에서 강의 자료를 보면 코어 다이가 아래로 간 모습으로 적층하는 것으로 보입니다. 그러면 이렇게 Die들을 뒤집어서 한층 한층 적층한 후에 캐리어 웨이퍼 위로 다시 얹는건가요?

되게 좋은 교수님 이시네요 많이 배우고 갑니다 :)

교수님 안녕하세요. 질문이 있어 댓글을 남깁니다. 하이닉스 뉴스룸 자료를 보면 플립칩 공정은 대부분 컨벤셔널 패키징의 단계를 따르지만 처음에 범프를 형성하는 단계를 웨이퍼 단위에서 진행한다는 이유로 웨이퍼 레벨 패키징으로 분류하던데, 교수님께서는 플립칩과 WLP를 구분해서 말씀하셔서 궁금증이 생겼습니다. 이는 단지 WLP를 어떻게 정의하느냐의 차이인 건지 궁금합니다.

교수님목소리넘모스윗함

안녕하세요 교수님. 반도체 패키징 공부중에 영상을 찾아보다가 여기까지 왔습니다. 혹시 강의자료를 직접 받고 필기하며 공부하고싶은데, 가능할까요? ----------------------------------------------------------------------------------------------- 밑에 댓글들을 보아 메일로 자료를 부탁드리는 것 같아 메일로 연락 드리겠습니다. 좋은 강의에 감사드립니다!

와 이 공정을 이렇게 쉽게 설명하시네요 구독 버튼 꾹!

안녕하세요. 실리카 입자를 합성할때 사용되는 용매들의 양과 전구체의 양은 어느정도를 넣고 실험하셨나요?? 혹시 입자 합성할때 참고할만한 논문이나 자료가 있을까요??

인터포저 설명하실때 요 옆쪽, 요기라고 하시는데 마우스 커서가 화면에 표시되지 않아 잘 이해가 안되네요~ ㅠㅠ

안녕하세요 교수님! 교안 메일 보냈는데 답장 부탁드려도 될까요?ㅠㅠ

안녕하세요 교수님 수업 잘 듣고있습니다. 혹시 강의자료는 따로 받을 수 없나요? 공부하는 데 큰 도움이 될 거 같습니다 감사합니다

안녕하세요 교수님 자료요청 드렸는데ㅠ 공유가능하실가용?

영상 잘 보았습니다. 질문있습니다. 마지막에 하이닉스 설명부분에서 flux dotting인가요 reflux dotting인가요?

안녕하세요 교수님 자료와 설명이 너무 잘되어 있어 도움이 되고 있습니다 반복적으로 학습을 하고 있는데 설명해 주신 avp 자료를 메일로 공유 받을 수 있을까요?

안녕하세요 교수님 반도체 패키징에 관심이 생갸 유튜브에 검색을 해보다가 교수님의 강의 영상을 보고 이 영상으로 패키징을 공부해려고 합니다 혹시 강의자료도 받을 수 있을까요?

3:20 불량분석, 불량 메커니즘 디파인

교수님 궁금한 점이 2가지 있어 질문드립니다. 1. 고도화된 반도체의 전기적 인출을 효과적으로 진행하기 위해 초창기 대비 리드프레임의 "개수"가 증가하였음. -> 여기서 패키지 하나에 1 리드프레임이 아니라는 의미가 맞나요? 패키지 하나에 리드프레임을 여러개 넣어서 전기적 인출 성능을 올렸다고 보면 되나요? 2. 리드프레임 패키지도 볼을 사용하나요?? 볼 대신에 리드가 직접 PCB에 납댐된다고 알고 있는데 강의에서는 BGA가 리드프레임보다 BALL을 더 많이 사용할 수 있어 빠르다고 하셔서 질문드립니다. 감사합니다!

교수님 안녕하세요. 교수님 영상 정말 잘 보고 있습니다. 덕분에 관련 내용을 쉽게 이해할 수 있었습니다. 몇가지 질문이 있어서 이렇게 댓글 남깁니다. 1. WLP와 PLP 모두 i-line의 광원과 positive PR을 사용한다고 하셨는데, positive PR을 사용하는 이유가 궁금합니다. 2. hybrid bonding 공정에서 식각 공정이 필요한지 궁금합니다. 3. TSV, RDL, hybrid bonding 이외에도 post fab 공정에서 전공정(depo, photo, etch) 중 어떤 공정이 가장 중요하거나 많이 사용되는지 궁금합니다. 좋은 강의 감사합니다!

영상 너무 잘 보고있습니다. 혹 패키징 공정 중 플라즈마를 사용하는 공정이 있나요? 서칭해본 결과 일부 공정에서 sputtering이나 cleaning 으로 사용하고 있기도 하다는데 정보가 빈약해 여쭙습니다. 이외에 플라즈마를 사용하는 부분이 있다면 간단하게라도 말씀해주시면 정말 감사합니다. 또한 cu를 주로 사용하기 때문에 dry etch 는 전혀 사용하지 않는건지 알려주시면 감사합니다.

교수님, 질문이 있습니다.. 디캡슐레이션 후 패키지가 크랙이 난걸 나타내고 있는데, 크랙의 경우는 비파괴검사 단계에서 검출이 되지 않는 영역 인가요..?

잘보고있어요