저기... 확실하진 않지만 18:51초에서 metal의 Fermi level이 Semiconductor의 Fermi level 보다 높은데다가 work function이 metal이 더 큰데 Ohmic contack 유형이 아니라 Shottky contact 유형 아닌가여??
교수님 강의의 앞부분에서 Ohmic contact일 때는 forward/reverse bias일 때 모두 전류가 잘 흐른다고 이해를 하였습니다.(V-I graph를 통해) 그런데 마지막 슬라이드의 n-type과 metal과의 junction에서 reverse bias가 걸리는 경우와 forward bias가 걸리는 경우의 에너지 밴드 기울기가 다릅니다. forward의 경우는 전자가 더 잘 흐르는 기울기이고, reverse에서는 덜 흐르는 기울기입니다. 이렇게 되면 Ohmic contanct 또한 forward/reverse에서의 흐르는 전류 차이가 존재하는 것 아닌가요?
안녕하세요 교수님! 좋은 강의 항상 감사드립니다. Vacuum level이 고정된 level이 아니라고 말씀하신 점과 관련하여 궁금한 점이 생겨 질문드립니다. 아래 댓글을 통해 교수님께서 말씀하신 내용을 확인했습니다. "회로에서의 접지(GND) 와 비슷한 개념으로 이해하면 됩니다. 회로 내에서 어떤 지점의 전압을 말할 때는, 사실 그 지점과 접지 사이의 전위차를 뜻하는 것과 유사합니다. 일함수는 금속에 있는 전자를 원자핵의 영향이 미치지 못하는 공간으로 완전히 끄집어낼 때 필요한 에너지 입니다. 그리고 원자핵의 영향이 전혀 미치지 못하는 공간이 바로 진공(vacuum) 입니다. 여기서 일함수를 정확히 정의하려면, 전자가 진공에서 가지는 에너지레벨을 정확히 정의해야 합니다. 즉 다시 말하면, 전자가 금속 안에 위치하고 있을 때의 에너지 값과 진공에 위치하고 있을 때의 에너지 값의 차이가 일함수 값이 됩니다. 결국 vacuum level 이 일함수를 정의하기 위한 기준점이 됩니다. 다만 회로에서의 접지와 vacuum level 이 다른점은, 회로에서의 접지는 변하지 않는 절대적인(고정적인) 기준이지만 (=0 V), vacuum level 은 그냥 가상의 에너지레벨 입니다. 다시 말하면, vacuum level = 0 eV 이런 식으로 정의되는 에너지레벨이 아니라, 단지 일함수 또는 전자친화도와 같은 물리량을 정의하기 위해 설정한 임의의 에너지레벨입니다. 따라서 물질이 달라지면 vacuum level 도 물질에 따라 달라지며 (절대적인 기준점이 아니기 때문에), 두 물질이 접합을 이루면 에너지밴드의 상황에 맞게 vacuum level 도 휘어질 수 있습니다 (휘어지는 것 자체에 물리적인 의미가 없습니다)." Vacuum level이 절대적인 기준이 아닐 수도 있다는 점이 잘 이해되지 않았습니다. Work function과 같은 값들을 비교하기 위해서는 vacuum level이 절대적이어야 한다고 생각했기 때문입니다. 가령 A라는 물질의 work function이 3 eV이고 B라는 물질의 work function이 4 eV라고 가정하겠습니다. 만약 vacuum level이 절대적이라면 B의 fermi level이 A보다 밑에 있다고 말할 수 있을 것 같습니다. 하지만 vacuum level이 절대적이지 않다면 B의 fermi level이 A보다 위에 있을 수도 있는 것 아닌가요? 다소 극단적인 예시를 생각한 것 같습니다만.. vacuum level의 휘어짐은 물질의 접합 시에만 고려해야 되는 건가요?
애초에 vacuum level 은 다른 물질끼리 비교하기 위해 설정된 절대적인 기준점이 아닙니다. 그냥 어떤 한 물질 안에서 정의되는 기준점입니다. A 라는 물질에서 전자를 끄집어낼 때 필요한 에너지가 3eV 가 필요하다는 사실을, Fermi level과 vacuum level의 차이가 3eV 라고 물리적으로 표현하며, 이러한 표현을 위해 vacuum level 을 정의했을 뿐입니다. 두 물질이 접합하기 전에는, vacuum level 을 절대적인 기준처럼, A 와 B 의 vacuum level 이 같다고 간주해도 됩니다 (강의자료에도 그렇게 표현되어 있습니다) 접합 전의 workfunction 의 차이를 이용해서, 접합 이후의 에너지밴드의 모습을 유추할 수 있습니다. 다만 접합 이후에는, 하나의 단일 물질이 아니기 때문에 vacuum level 의 의미가 중요하지 않게 되며, 그냥 밴드가 휘어지는 것과 동일하게 휘어진다고 간주합니다. 즉, 접합 이후에는 vacuum level 자체가 쓸모가 없기 때문에, 이것이 휘어진다고/안휘어진다고 간주하던 간에 어차피 물리적인 의미가 없습니다. 아무튼 서로 다른 물질이 접할 하는 경우에 중요한 것은 Fermi level 의 차이입니다. 결국 Fermi level 차이만큼 에너지밴드가 휘어지는 것이며, 이것만 제대로 이해하면 됩니다.
교수님 강의를 들었지만 이해하지 못한 부분이 있어서 2가지를 질문드리고 싶습니다. 1. M-S junction에서 전류의 흐름에 소수 캐리어는 거의 기여하지 못해서 다수캐리어만 고려하는건가요? 이때 M-S(n-type)일때 다수캐리어는 전자 M-S(p-type)일때 다수캐리어는 정공 으로 금속과 붙여놓아도 다수캐리어는 반도체의 다수캐리어와 같게 되나요? 2. ms 접합에서 shcottky contact인지 ohmic contact인지 판단할때 에너지밴드 다이어그램을 그리고 다수캐리어에 대해서 장벽이 있으면 ohmic 다수캐리어에 대해서 장벽이 없으면 shcottky 로 이해했습니다. 이부분을 맞게 이해한건 지도 여쭙고 싶습니다. 강의 너무 감사합니다 교수님!
안녕하세요, 교수님. 좋은 강의 잘 듣고 있습니다. 질문이 있어서 댓글을 답니다. PN접합을 배울때는 PN접합에서는 전자의 이동이 드리프트에 의한 이동과 확산에 의한 이동이 있다고 들었습니다. 근데 제가 MS구조를 배울땐 살짝 이해가 되지 않는게 있습니다. 첫번째로, 제 해석으로는 MS구조에서 Reverse bias 에서는 M쪽 전자가 N쪽 전자보다 많으니(금속이기 때문에) M쪽에서 N쪽으로 전자들이 이동을 하려고 할 것이고 M과 N 사이에 형성된 드리프트 또한 N에서 M쪽으로 전계가 형성되기 때문에 M에서 N 쪽으로 전자가 잘 흘러야 된다고 생각이 듭니다. Forward bias 에서 또한 N쪽에서 M쪽으로 전자가 이동하려고 하는 이유가 뭔지 모르겠습니다. 금속에서는 전자와 홀이 많다고 가정을 하셨는데 이 전자가 N타입 실리콘보다 적다고 가정을 해야하는건지 궁금합니다.
11분쯤부터 설명하는 부분을 다시 보면 좋겠습니다. 전기장의 방향을 잘못 이해하고 있습니다. MS junction 에서 diffusion current 성분은 크게 중요하지 않습니다. reverse bias 는 n-type Si 쪽에 (+) 전압이 가해진 상황입니다. 따라서 가해진 전기장에 의해 metal 에 있는 전자들이 Si 쪽으로 끌려오려는 힘을 받게 됩니다. 하지만 에너지 장벽 (schottky barrier)이 이 움직임을 방해하기 때문에, 결과적으로 reverse bias 상황에서는 전류가 잘 흐르지 못합니다. forward bias 는 metal 쪽에 (+) 전압이 가해진 상황입니다. 따라서 Si 에 있는 전자들이 metal 쪽으로 끌려오게 됩니다. 이때는 에너지 장벽이 상대적으로 낮기 때문에 전자들이 쉽게 metal 쪽으로 건너갈 수 있게 되어 전류가 잘 흐르게 됩니다.
안녕하세요 교수님 강의 감사합니다. 덕분에 헷갈리던 rectifying과 ohmic 차이와 에너지밴드 그리는 법을 알게 되었습니다. 21:28 에서 외부에서 가해준 대부분의 전압이 공핍영역에 걸린다고 하셨는데 왜 공핍영역에만 걸리는지 궁금합니다. 혼자서 생각해봐도 답이 안나와서 질문드립니다. 감사합니다.
안녕하세요 교수님 Metal - Semiconductor(P type) Junction 중 Rectifying Junction에 대해 질문 있습니다. Reverse bias를 가했을 때 반도체의 Valence Band의 built in potential이 커집니다. 그래서 Semiconductor에서 metal로 major carrier인 정공의 이동은 어려워 집니다. Reverse bias이므로 metal에 (+), Semiconductor에 (-)가 인가되어 있는 상황일 겁니다. Metal의 정공이 Semiconductor로 이동하기 어려운 이유는 여전히 Schottky Barrier가 유지되어 있기 때문이 맞나요? (정공은 자발적으로 높은 에너지 상태로 이동하고자 한다고 학교에서 배워서 나름의 이유를 찾은 것 입니다. PN Diode 전에 MS Junction부터 배우고 있는 중이라 조금 자세하게 설명 부탁드리겠습니다.) 좋은 강의 잘 듣고 있습니다. 감사합니다.
안녕하세요 교수님! 항상 강의 잘 듣고 있습니다! 21:00 에 diagram을 하나씩 그려보면서 생각중인데, 연두색 박스친 부분의 우측 4개(p-type) 부분이 잘 이해가 되지 않습니다. 한가지를 들어보면, 상단 우측에서 두번째를 보면 Metal 기준 forward를 가한 것이니, Efm(메탈 페르미레벨)이 내려가고 Si 쪽은 -가 가해져서 Efs(실리콘 페르미레벨)은 내려가야 한다고 생각이됩니다. 그런데 그림에서는 Efm 이 올라가 있는데.. 제가 뭔가 놓치고 있는 부분이 있을까요?
교수님 안녕하십니까 교재 9.2 저항성 접촉 부분을 보다가 이해가 안되는 부분이 있어서 질문 드립니다. 1. ”교재에 금속과 n형 반도체 사이의 접촉에 대해서 Øm Øs인 경우에는 반드시 좋은 저항성 접촉이 이루어지지 않을 수도 있다“ 라고 되어 있고 이를 표면준위를 사용하여 설명 하고 있습니다. 표면 준위라는 개념이 도입되면 알고있는 결과랑 어떻게 달라지는지 잘 모르겠습니다.
안녕하세요 좋은 양질의 강의해주셔서 감사합니다. 기초반도체공학,고급소자물리 강의 특히 정말 많은 도움을 받았습니다 감사합니다. contact저항 관하여 궁금한 점이 있어 문의드립니다. 2 point probe로 저항 측정 시에는 MS contact에 의해 contact 저항이 같이 측정되어 이로인해 Length값을 키우거나 Width값을 줄여도 저항이 계속 커지지않고 작아지거나 하는 현상이 발생한다고 알고있습니다. 이 현상은 Contact 저항의 어떠한 부분이 원인이 되어 발생되는건지 궁금하여 문의드립니다.
질문하는 상황이 정확히 이해가 되지 않습니다 (저항이 작아지는 현상). 그리고 contact resistance 는 너무나 많은 여러가지 변수들에 의해 결정되는 것이라 단순하게 한가지 원인을 이야기 하기가 어렵습니다. 변수를 바꾸어가며 실험한 측정 데이터가 있어야 논할 수 있습니다.
안녕하세요 영상 잘 보고 있습니다. 영상을 보다가 궁금한 점이 생겨 댓글 남깁니다. 질문은 6:12 에서 semiconductor의 work function을 정의할 때 fermi level에 있는 전자를 vacuum level까지 올리는데 필요한 에너지라 하셨는데 fermi level에서는 전자가 존재하지 않다고 알고 있는데 fermi level에도 전자가 존재하는 것이 맞는건지 궁금합니다.
안녕하세요! 강의 잘 듣고 있습니다! 궁금한 점이 생겨서 질문드립니다! 처음에 MS접합의 에너지 밴드 다이어그램을 그릴 때, 금속의 페르미 레벨을 가만히 두고 (금속의 일함수, 실리콘의 전자친화도 등 물리적인 값을 고정시킨 채로) 실리콘 쪽 에너지 밴드를 위 아래로 움직이며 실리콘의 페르미 레벨을 금속의 페르미 레벨에 맞추었습니다. 그렇게 했던 이유를 저는 다음과 같이 이해하였습니다. 물리전자공학 강의에서 페르미 레벨이 다른 두 물질을 접합하였을 때, 페르미 레벨이 높은 쪽에서 낮은 쪽으로 캐리어가 이동하여 새로운 페르미 레벨을 형성한다고 배웠습니다. 그런데 금속은 자유전자가 너무 많아서 어지간해서는 페르미 레벨이 바뀌지 않고 그렇기 때문에 실리콘의 페르미 레벨을 금속에 맞추는 것이라고 생각했습니다. 그런데 바이어스를 걸어줄 때, 실리콘의 페르미 레벨이 아닌 금속의 페르미 레벨이 올라가거나 내려가는 것으로 설명하셨습니다. 금속의 페르미 레벨은 어지간해서 잘 바뀌지 않는 것으로 알고 있는데 왜 실리콘이 아니라 금속의 페르미 레벨을 바꾸어주신 것인가요? 바이어스를 걸어주는 상황은 금속의 페르미 레벨이 바뀌는 상황인 건가요? 좋은 강의 감사합니다.
몇몇 잘못 알고 있는 점은, 1. MS접합의 에너지밴드 다이어그램을 그릴 때, 금속의 페르미레벨을 고정시키고 그리던, 실리콘을 고정시키고 그리던, 결과는 동일합니다. 페르미레벨의 절대적인 위치는 전혀 중요하지 않습니다. 상대적인 위치만 중요합니다. 2. MS접합이 형성된 이후에, 외부에서 전압을 가해주면, 가해준 전압 크기만큼 금속과 실리콘의 페르미레벨의 '상대적인' 차이가 발생하게 됩니다. 이 때, 금속의 페르미레벨이 움직인다고 생각하던, 실리콘의 페르미레벨이 움직인다고 생각하던, 결과는 동일합니다. 전압의 극성과 페르미레벨의 '상대적인' 움직임을 생각해야 합니다. 앞에서 배운 pn접합과 원리가 완벽하게 동일하니, 다시 복습해보길 바랍니다.
안녕하세요 교수님. MS contact이 생겨도 물질의 고윳값인 일함수와 전자친화도는 유지돼야한다고 하셨는데, 8:50 경에 화면을 보면 반도체의 fermi level은 낮아진다고 하셨습니다. 그렇다면 반도체의 일함수 값이 변경된 것이라 생각이 드는데, 반도체의 일함수는 바뀌어도 되는 이유가 궁금합니다.
[물리전자공학]에서 배운 내용인데, workfunction 이나 electron affinity 값은 vacuum level 을 기준으로 정해 집니다. 에너지밴드가 휘어지면 (Fermi level 이 높아지거나 낮아지면), 휘어지는 것에 맞추어 vacuum level 도 같이 휘어집니다. 따라서 workfunction 이나 electron affinity 는 밴드가 휘어져도 값이 변하지 않습니다. 다시 요약하면, 두 물질의 상대적인 workfunction, electron affinity 의 차이는 에너지밴드가 휘어져도 변하지 않습니다.
안녕하세요 교수님 12분 23초쯤에 forward bias를 걸었을때 barrier height가 낮아진다고 하셨는데 ms junction으로 발생한 barrier height는 물질의 고유 속성으로 인해서 변할수 없는거 아닌가요?? 아니면 foward bias를 가할때 si 페르미레벨이 올라가면서 metal 페르미레벨이 상대적으로 낮아져 이동이 쉽다라고 이해해야할까요??
안녕하세요 교수님! 교수님의 강의에 아주 많은 도움 받고있습니다. 감사드립니다. 제가 이해한것을 확인하고 싶은 부분이 있습니다. 수업에서 m과 s의 일함수의 크기관계에 따라 ohmic과 rectifying으로 구분된다고 배웠는데, 이는 쉬운 이해를 위해 러프하게 구분한 것이고 결국에 두개가 구분되는 데에는 shottky barrier의 크기가 현저히 크냐 작냐 ( 캐리어가 m에서 s로 열적에너지에 의해 넘어갈 수 있느냐 없느냐) 가 중요한 것이라고 볼 수 있는건가요? 예를들어 n형 ms 접합에서 일함수가 m>s 임에도 그 차이가 매우 작다면 rectifying이 아닌 ohmic이라고 보면 되는걸까요?
질문의 의도가 잘 이해되지 않는데, schottky barrier 의 크기가 현저히 크냐 작냐라고 구분하는게 더 러프하게 구분하는 것 아닌가요? 현저히 작다는것은 얼마나 작아야 하는 것인가요? 그냥 schottky barrier > 0 이면 rectifying 으로 보는것이 더 단순한 구분법 아닌가요?
@@DevicePhysics 제가 질문을 이상하게 한 것 같습니다. 죄송합니다. 궁금한 것은 shottky barrier가 0.01 와 같이 작은 경우에, m에서 s로 열적에너지에 의해 쉽게 넘어갈 수 있을거 같은데 이 경우에도 ohmic이 아니라 rectifying이라고 생각하면 되는가입니다.
안녕하세요 교수님. 매번 강의 감사히 보고 있습니다. 한 가지 궁금한 게 있어 질문 드립니다! 제 부족한 생각으로는 MS junction에서 semiconductor가 intrinsic일 경우에도 depletion 영역은 형성되고 에너지 밴드는 휠 것으로 예상됩니다. 그렇다면 이 때, ohmic contact과 schottky contact의 구분이 어떻게 되는지 궁금합니다.
1. 먼저 intrinsic Si 에는 carrier 가 매우 적습니다 (ni 만큼만 존재함). 따라서 depletion region 이 생기지 않는다고 간주해야 합니다. 2. depletion region 이 없기 때문에, 접합을 형성할 시 실리콘 전체의 밴드가 균일하게 휘어집니다. 3. 일반적인 MS접합처럼, 금속의 페르미레벨과 intrinsic Si 의 페르미레벨 차이를 이용해 에너지밴드 다이어그램을 그리고, barrier height 가 발생하면 schottky junction 으로 간주하면 됩니다. 4. 다만 실제로는 rectifying 특성이 intrinsic Si 에서는 얻기 어렵습니다. 왜냐하면 intrinsic Si 에는 캐리어가 거의 없기 때문입니다. 즉, 그냥 금속전극에 저항값이 매우 큰 저항이 직렬연결되는 상황과 비슷합니다. 따라서 전압을 인가해도 forward current 자체가 거의 흐르지 못합니다.
교수님 안녕하세요! 공부하다 여쭤보고 싶은게 생겨 질문드리게 되었습니다. 쇼트키 접합은 metal - lightly doped semi 접합일때, 오믹은 metal - highly doped semi 접합일 때 발생한다는 이야기를 학교 교수님께 들었는데, 그 이유가 무엇인지 궁금합니다. 오믹의 경우에는 교수님 3.4 강의를 보고 감을 잡았는데, 쇼트키 접합의 경우 metal-n semi 접합이고 금속의 일함수가 더 큰 상황에서, n이 고동노 도핑일수록 금속과 반도체의 일함수 차이가 더 커져, 쇼트키 장벽이 더 뚜렷해지는 거 아닌가요?
교수님 안녕하세요. 교수님 덕분에 많이 배우고 있습니다. 감사합니다. 강의 내용과는 다소 관계가 없지만 contact과 관련하여 궁금한 점이 생겨 질문드립니다. 강의 1분에 나온 Schottky junction에 관한 그림을 바탕으로, probe station을 사용하여 contact을 하는 상황을 고려해 보았습니다. 보통 probe station을 활용해서 contact을 한다고 생각했을 때, metal 부분에 tip이 닿는 것은 딱히 이상함이 없다고 이해했습니다. 그러나 n type silicon에 tip을 대는 것이 잘 이해되지 않았습니다. n type silicon과 tip이 ohmic contact을 형성한다고 이해해야 할까요? 일반적으로 contact은 금속에 하는 것으로 알고 있습니다. 그림에는 표기되지 않았지만 contact을 위한 metal이 n type silicon에 더 붙어 있는 것이라면 이 역시 또 하나의 ms junction이 형성되는 것일까요?
안녕하세요. 강의 잘 듣고 있습니다!!! 감사합니다. schottky접합에서(n-type) 공핍층이 유도되는 이유가 잘 이해가 가지 않습니다. 페르미 레벨이 반도체 쪽이 더 높으니 반도체에서 금속쪽으로 전자가 빠져나가면 가운데 영역에는 도너 이온들의 (+) charge만이 남게 되는데 이것이 어떻게 내부 전기장을 유도할 수 있는 것인가요? 공핍층에서 에너지 밴드의 기울기가 음의 값이니 전기장도 왼쪽으로 작용하는데 이것이 잘 이해가지 않습니다. depletion approximation에서 본 것처럼 xn에 가까워질수록 도너 이온이 줄어들어 공핍층 내부에선 전기장이 오른쪽으로 있어야할 것 같은데 이것과 모순되는 것 같기도 하고요.
@@DevicePhysics ㅠㅠ아직 잘 모르겟어요. schottky 컨텍에서 인터페이스 쪽을 볼때 페르미레벨이 일정하잖아요. 근데 반도체의 전자친화도를 유지하기 위해 E0가 인터페이스 부분 부터 휘게되는데 그러면 인터페이스 부근에서 베큠레벨과 페르미 레벨 차이인 반도체의 일함수가 유지가 안되지않나요?? 피피티보면 벌크쪽에다가 같다고 표시하길래 헷갈립니다!
work function은 fermi level로 부터 vaccum level까지의 크기인데 work function이 다른 metal과 semiconductor를 접합했을때 fermi level이 수평하게 되는데 이렇게 되면 두 물질의 work function이 같게 되는거 아닌가요.....?
vacuum level 은 페르미레벨 처럼 수평하게 유지되지 않고 휘어집니다. 즉, MS 접합이 형성될 때, 두 물질의 workfunction 값에 맞추어 vacuum level 이 휘어집니다. [기초반도체공학|4.1] 강의를 보면 MOS capacitor 의 에너지밴드가 나오는데, vacuum level 이 휘어지는 것을 볼 수 있습니다.
교수님 좋은 강의 감사합니다 P타입일 때 Schottky barrier 관련 질문 있습니다. P타입의 경우 forward bias를 걸어줘도, metal의 fermi level과 semiconductor의 valence band의 에너지 차이는 일정하므로 h+가 metal에서 semiconductor 방향으로 이동하기 어렵지 않나요? (hole의 경우 Energy diagram에서 낮은 준위일수록 에너지가 더 높기 때문에)
@@DevicePhysics 교수님, 시간이 좀 흘렀지만 궁금한게 더 있어서 댓글 남깁니다... 9:25에서 파이m>파이s & n type일 때 파이B0=파이m-전자친화도로 되어있는데, 이 식이 파이s>파이m인 & p type일 때는 파이B0=파이m-전자친화도-Eg라고 생각하게되면 파이B0가 음수가 나오게되는데 그래도 괜찮나요? 아니면 답을 낼 때는 절댓값을 씌워서 양수로 내야할까요?
안녕하세요 교수님 좋은 강의 감사드립니다. MS접합 Rectifying 특성에 관해 궁금한 점이 있어 문의 드립니다. MS접합을 이루고 I-V 커브를 확인했을 때, Rectifying 특성의 전류 단위가 중요한가요? (예를 들어 mA 인지 uA인지) 아니면 단위를 떠나 Rectifying 특성의 커브가 나타나기만 하면 되는건가요?
@@DevicePhysics 주말인데 답변해주셔서 감사합니다. 계속 똑같은 질문 드려 죄송합니다. 10:57 에서도 언급하셨듯이 Si의 Ef가 Metal의 Ef보다 높기에 Si의 electron이 metal 쪽으로 diffusion 되고 donor fixed ion이 생긴다라고 말씀해주셨는데 그렇다면 electron 입장에선 + 쪽으로 갈려하기에 energy가 낮게 밑으로 휘어져야 하는거 아닐까요? 하지만 11:04 에서는 위로 휘어져 있게 표현되어 있어 이해가 되지 않습니다. 추가적으로 구글링을 해봐도 설명이나 그림이 틀리신 것 같진 않고 제가 잘못 생각하고 있는 부분이 있는 것 같은데 어디가 잘못된 걸까요?
교수님 안녕하십니까 강의를 듣다가 이해가 잘 안되는 부분이 있어서 질문 드립니다. 1. Schottky contact에서 Depletion region이 형성되는 이유가 실리콘의 페르미 레벨이 금속보다 높아서 안정적인 상태를 만들기 위해 전자가 이동하고 fixed charge를 형성해서 발생한다고 알고 있습니다. Ohmic contact의 경우엔 금속이 실리콘보다 페르미 레벨이 높기 때문에 실리콘으로 전자가 이동해서 앞의 이유과 같이 Depletion regeion을 형성 할 것 같은데 왜 발생하지 않는지 잘 모르겠습니다.. 2. PN junction의 경우 Depletion regeion에서 (-)와(+)가 존재하여 built in E가 형성되었는데 Schottky contact에서 형성된 Depletion region의 경우엔 (+)전하 밖에 없는것 같은데 그럼 여기서 형성되는 built in E는 어떻게 형성되는건지 궁금합니다.
1. 금속에는 캐리어가 엄청나게 많기 때문에 depletion region 이 발생하지 않습니다. 2. E-field 는 상대적인 전위차(전압)이 형성되면 발생합니다. 따라서 실리콘쪽에 (+) 전하가 생겼고, 금속쪽은 중성(접지)이기 때문에, 실리콘과 금속 사이의 전위차가 발생하니까 E-field 도 형성됩니다.
junction 공부하면서 기본 개념이 헷갈려서 그러는데, Ef는 전자가 존재할 확률이 1/2인 지점이어서 도핑에 따라 높이가 바뀌는 건 이해했습니다 그럼 Ei는 정확하게 무엇을 의미하는 것일까요?? 밴드의 중간지점을 Ei라고 생각하고 있었는데 Ei도 도핑에 따라 바뀌는 것 같아서 개념이 헷갈립니다
여기서 metal 안에 홀도 많다고 설명한 이유는, 학생들이 metal 과 p-type Si 이 접합을 형성하였을 때, metal 에는 전자만 많고 p-type Si 에는 홀이 많기 때문에 어떤 특별한 문제가 발생할 것으로 추측하는 경우가 많았기 때문입니다. metal 은 자유전자가 많지만, 그만큼 홀도 많은 상황이라고 간주하면 p-type Si 과 접합하였을 때도 hole 만 majority carrier 로서 고려되면 되기 때문에 별다른 어려움 없이 해석할 수 있습니다. 이미 물리전자공학에서 배웠듯이 홀은 자유전자가 생성되면서 발생하는 빈자리입니다. 따라서 metal 은 자유전자가 매우 많기 때문에 홀도 매우 많은 상황이며, 전자와 홀의 generation/recombination 이 Ec=Ev 이기 때문에 매우 쉽게 빈번히 일어나고 있는 상황으로 간주하면 됩니다.
안녕하세요 교수님, 강의 잘 듣고 있습니다. 질문 한가지만 드리겠습니다 shottky barrier height과 Built-in-potential의 차이가 궁금합니다. shottky barrier height이 왜 metal workfunction - affinity일까요? shottky barrier height이 Vbi보다 높은 이유를 모르겠습니다.
안녕하십니까, 교수님. 좋은 강의에 항상 도움 받고 있습니다! 궁금한 부분이 있는데, ohmic contact의 경우 페르미 준위차 때문에 금속에서 반도체쪽으로 전자가 이동하여 space charge가 형성되지 않는다고 이해했는데, 반도체 쪽에서 바라보는 장벽이 없다시피 하면 결국 전자가 반도체쪽에서 금속쪽으로 쉽게 이동할 수 있어서 반도체 쪽에 space charge가 발생할 수 있지 않나요?
그냥 에너지장벽이 없다고 캐리어가 이동하지는 않습니다. 농도차이가 있거나(확산), 전기장(드리프트)이 가해질 때 이동합니다. 이미 질문에서 설명했듯이 페르미준위 차이(전위차) 때문에 금속에서 반도체쪽으로 전자가 이동하게 되고, 이 때문에 에너지밴드의 휘어짐(built-in E-field )가 발생하면서 전자가 금속쪽으로 이동하려는 힘을 받습니다. 결과적으로는 평형상태에서 균형을 이루며, 이 과정은 앞에서 배운 pn접합과 동일합니다.
@@DevicePhysics 답변 정말 감사드립니다. 그렇다면 ohmic contact에서도 열평형 상태가 아니라 forward 또는 reverse 전압이 인가되면 금속쪽에 축적된 전자나 반도체쪽의 이온화된 donor로 인해 space charge가 발생할 수 있는건가요?
안녕하세요! 교수님 강의를 듣다가 헷갈리는 부분이 있어 여쭤봅니다! Ohmic과 schottky를 판단할 때는 주로 semiconductor 내에 major carrier가 이동하는데 barrier가 있나없나로 판단하나요..? Metal 내 carrier의 이동은 고려하지 않는 건가요?
이 질문은 앞에서 MOS, pn접합, MS접합을 잘 이해했다면 당연히 답을 알고 있어야 할 질문입니다. 1. 절연체가 있는것과 depletion 이 생기는 것은 전혀 관계가 없습니다. MOS 를 다시 이해해 보길 바랍니다. 2. '전지 접지 전후' 라는게 무슨 말인지 모르겠는데, 아무튼 에너지밴드 다이어그램이 그려지는 원리는 pn접합 때부터 계속 같은 원리였습니다. 그러니 앞에서 배운 것들부터 다시 복습해보길 바랍니다.
회로에서의 접지(GND) 와 비슷한 개념으로 이해하면 됩니다. 회로 내에서 어떤 지점의 전압을 말할 때는, 사실 그 지점과 접지 사이의 전위차를 뜻하는 것과 유사합니다. 일함수는 금속에 있는 전자를 원자핵의 영향이 미치지 못하는 공간으로 완전히 끄집어낼 때 필요한 에너지 입니다. 그리고 원자핵의 영향이 전혀 미치지 못하는 공간이 바로 진공(vacuum) 입니다. 여기서 일함수를 정확히 정의하려면, 전자가 진공에서 가지는 에너지레벨을 정확히 정의해야 합니다. 즉 다시 말하면, 전자가 금속 안에 위치하고 있을 때의 에너지 값과 진공에 위치하고 있을 때의 에너지 값의 차이가 일함수 값이 됩니다. 결국 vacuum level 이 일함수를 정의하기 위한 기준점이 됩니다. 다만 회로에서의 접지와 vacuum level 이 다른점은, 회로에서의 접지는 변하지 않는 절대적인(고정적인) 기준이지만 (=0 V), vacuum level 은 그냥 가상의 에너지레벨 입니다. 다시 말하면, vacuum level = 0 eV 이런 식으로 정의되는 에너지레벨이 아니라, 단지 일함수 또는 전자친화도와 같은 물리량을 정의하기 위해 설정한 임의의 에너지레벨입니다. 따라서 물질이 달라지면 vacuum level 도 물질에 따라 달라지며 (절대적인 기준점이 아니기 때문에), 두 물질이 접합을 이루면 에너지밴드의 상황에 맞게 vacuum level 도 휘어질 수 있습니다 (휘어지는 것 자체에 물리적인 의미가 없습니다).
안녕하세요 교수님 강의 너무 잘 듣고 있습니다. 그런데 궁금한게 생겼는데, 혹시 전자친화도가 메탈의 일함수보다 높아도 밴드가 위로 휘어지는 형태로 그려지면 즉 ohmic contact이면, barrier height는 없다고 보는 건가요? 아니면 전자친화도가 메탈의 일함수와 같거나 작아서 barrier가 없다고 하는건가요?
교수님 안녕하세요 12:45의 그림에 대한 질문입니다. 1) reverse bias 일때는 금속의 E_F가 반도체의 E_f보다 위이고 forward일때는 반대인 것을 확인할 수 있는데 이 특성은 bias의 크기와 상관없이 forward냐 reverse냐에 의해서 결정되는 것이라고 생각해도 되나요? 2) 전자의 이동은 항상 conduction 밴드에서만 이뤄지는 것이라고 생각하는 게 맞나요? 매번 감사드립니다. 전공공부의 빛이십니다ㅠㅠ
안녕하세요, 교수님. 좋은 강의 정말 감사합니다! 교재를 보던 중 궁금한 점이 생겨 질문드립니다. Forward bias가 인가된 metal-n type semiconductor contact 에서, 순 전류밀도=(반도체로부터 금속으로 흘러들어간 전자로 인한 전자전류 밀도) - (금속으로부터 반도체로 흘러간 전자들로 인한 전자전류 밀도) 라는 식을 봤습니다. forward bias이기 때문에 영상에서 설명해주신 것처럼, 전자가 낮은 에너지로 가려고 하기 때문에 반도체에서 금속으로 흘러들어가는 전자의 움직임이 발생하는 것은 이해했는데, 금속에서 반도체로 흘러들어가는 전자의 움직임이 왜 발생하는 건지 궁금합니다. pn junction에서의 역방향 전류와 비슷한 개념인 것 같은데..반도체 쪽에 생긴 Nd+의 공핍층과 금속의 자유 전자들 사이에 drift라도 발생하는 것인가요?
일단 먼저 금속에서 반도체쪽으로 이동하는 전자는 없습니다. 교재의 부호 설정이 조금 헷갈리게 되어 있는데, 금속에서 반도체쪽으로 이동하는 전자가 만들어내는 전류밀도를 J(m-->s) 로 정의하였습니다. 따라서 J(m-->s) 는 방향이 (전자의 이동방향과 반대로) 음의 값을 가집니다. 그리고 나서 전체전류밀도 구하는 식에서, J = J(s-->m) - J(m-->s) 로 구하기 때문에, J(m-->s) 앞에 마이너스 부호가 붙어 있습니다. 따라서 최종적으로는 금속쪽에서도, 전자가 반도체에서 금속쪽으로 이동하는 것을 고려하고 있는 것입니다.
항상 강의 잘 듣고 있습니다. 다름이 아니라 21:50 부분 맨 마지막 나오는 그림에서 질문이 있습니다. piS>piM인 경우 ohmic 특성을 가지게 되는데 평소에는 ohmic 특성을 가지면 무조건 전류가 잘 흐르는 것으로 알고 있었습니다. 근데 reverse bias일 때 밴드 다이어그램을 보면 전자가 이동하지 못해 전류가 잘 흐르지 못할 것으로 보이는데 제가 잘 이해한 것인지가 궁금합니다! 감사합니다.
그림에서는 metal 과 Si 사이에 약간의 에너지 장벽이 있는 것처럼 그려져 있어서 혼동이 오는 것 같습니다. p-type ohmic 그림처럼 조금 더 metal/Si 경계면 쪽에서 밴드가 휘어져 있게 그려지면 이해하기 편할 것 같습니다. [기초반도체공학|3.4] 강의에서 설명하는데, 실제로 ohmic contact 을 만들 때는 workfunction의 차이를 이용하지 않고, 높은 도핑을 사용해서 만듭니다. 뒷부분 강의를 듣고 나면, 이해가 되실 겁니다.
안녕하세요 혹시 p타입과 금속 접합에서 금속에서 hole이 이동한다고 하는데, 금속에는 자유전자만 매우 많이 존재하지 않나요? 단순 금속 결합을 보더라도 전자구름으로 형성이 되어있는데 금속에도 hole이 존재한다는 것이 이해가 잘 되지않고, ohmic 접합부분에서 reverse 전압을 인가하면 metal에서 hole이 이동하는것이 이해가 되지않습니다...ㅠ
[물리전자공학]에서 배웠듯이, 전자가 이동하면 남은 빈자리가 홀입니다. 그리고 금속은 밴드갭이 없는 물질이어서 valence band로부터 conductiom band로 전자들이 쉽게 올라가기 때문에, conductiom band에 전자들이 많고 valence band에도 홀이 많은 물질로 간주하고 해석하면 됩니다.
안녕하십니까 교수님! 최근 ms접합으로 인한 contact resistance에 대해 알아보고 있는중인데, 궁금한 점이 생겨 질문드립니다. MS간 conduction band 높이 차이로 인해 접촉저항이 생긴다고 생각하는데, 그렇다면 반도체의 종류를 바꾸어 일함수를 달리한다면 contact 저항을 조절할 수 있는 것이 맞나요? 또, Contact 저항과 반도체의 밴드갭은 딱히 관계가 없는 것인지 궁금합니다!
schottky barrier 가 contact 저항의 하나의 요인인것은 맞지만, 다른 요인들도 복합적으로 영향을 미칩니다. interface trap state, Fermi level pinning, surface oxidation, lattice mismatch 등도 contact 저항에 영향을 줍니다. 반도체의 밴드갭은 contact 저항에 직접적인 영향을 주지는 않으나, 보통 밴드갭이 클수록 높은 schottky barrier height가 만들어질 가능성이 높습니다.
우선 질문이 많아 죄송합니다. 1. 16:21 여기서 두 지점을 고정을 시켜놓고 페르미 레벨을 맞춘다고 하셨는데, 그럼 오른쪽 N-type에 있는 Ef 에너지레벨에 Metal의 Ef를 맞추는 것인가요? 2. 전압을 가하기 전의 상태를 보면, 오른쪽 에너지밴드의 built in 일함수는 메탈의 일함수에서 전자친화도 값을 뺀 값인데, 우연히 두 값의 에너지가 동일해서 built in 일함수값이 0이 되는건가요? ohmic 일 때 항상 built in 일함수가 0인게 아니라 그냥 저건 우연한 상황인 것 뿐이고 물질마다 다른 것으로 생각해도 되나요? 3. 왜 n-type의 Ec레벨과 Ef의 차이가 메탈의 일함수(=n-type의 일함수)가 되는지 이해가 잘 가지 않습니다. 전자친화도 값과 n-type의 일함수 값의 차이가 되어야하는 게 아닌가요? 그러다보니 오른쪽 에너지밴드에서 금속의 일함수와 n-type의 일함수 값이 동일해지는 것도 이해가 가지 않습니다.(왼쪽 에너지밴드의 일함수 값들을 기준으로 오른쪽 에너지밴드의 에너지 레벨간 간격은 일함수들의 차이가 되어야하는 것이 아닌가요?) 소자를 다시 복습하고 있는데, 기본기 실력을 늘리는데 너무 큰 도움이 되고 있습니다. 항상 감사합니다 교수님.
1. 실리콘의 Ef 를 기준으로 맞추던, metal 의 Ef 를 기준으로 맞추던 간에 결과는 동일합니다. 2. 네 맞습니다. 강의자료의 상황은 metal 의 workfunction = 실리콘의 electron affinity 인 특별한 상황입니다. 3. 오른쪽 에너지밴드의 Φm 과 Φs 는 무시하길 바랍니다. 잘못 표현되어 있습니다.
안녕하세요 교수님 좋은 강의 감사드립니다. (9:00) Ec - Ef = KTln(Nc/n0) 에서 Ec-Ef 값이 경계(depletion쪽) 에서 작아져서 n이 증가한다는 논리를 보았고 교수님께서 depletion region영역에서는 평형상태가 깨진 상태이므로 이 수식을 사용할 수 없다는 댓글을 보았습니다. 그러나, 기초반도체 공학 4.2 10:30 부분에서 이 수식을 이용한 이유에 대해 알고 싶습니다. Ec - Ef = KTln(Nc/n0) 을 Ec - Ef = KTln(Nc/ns) 로 바꾸면 열적평형상태가 아니더라도 사용 가능한 수식인지 궁금합니다. 감사합니다.
안녕하세요 교수님 물리전자 독학하는데 엄청난 도움을 받았습니다. 정말 감사합니다. 다름이아니라 제가 공부하다가 모르는 것이 생겨서 혹시 도움 주실수 있을까하는 생각에 같은 주제인 쇼트키 정션 영상에 질문남깁니다! 쇼트키 접합으로 적합한 메탈을 찾는 문제였는데요, 주어진 도핑된 n-type si의 work function이 4.215ev 가 나왔는데, Al의 work function이 4.28ev이 주어졌습니다. 메탈의 work function이 반도체보다 커서 쇼트키정션으로 적합하다 판단했는데요, 솔루션을 보니 thermal energy에 맞지 않아 부적합하다라고 나와있는데 이해가 잘 가지 않습니다..
workfunction 의 차이가 고작 0.065eV 밖에 되지 않습니다. 상온의 에너지가 300K=0.026eV 이므로, 이 경우 schottky barrier 가 형성되지만 에너지 장벽이 너무 낮기 때문에, 상온에너지만으로도 캐리어가 에너지 장벽을 뛰어넘게 됩니다. 즉 제대로 된 barrier 역할을 하기 힘듭니다.
@@DevicePhysics 답변 너무감사드립니다 교수님!! 그렇다면 반대로 옴닉접합으로 적합한 것을 고를때, n-type반도체의 일함수가 메탈보다 크기만 하다면(ex. 3.8ev>3.76ev) 여기서는 배리어의 크기에 따른 thermal energy 고려를 하지 않아도 되는건가요??
지금 그려진 페르미레벨은 정확히는 quasi-Fermi level 입니다. [물리전자공학] 에서 배웠듯이, 전압을 인가해서 전류가 흐르는 상황이기 때문에 열적평형상태가 아닙니다. 따라서 전자와 홀에 대한 각각의 quasi-Fermi level (Efn, Efp) 가 그려집니다. Efn 과 Efp 가 꼭 이어질 필요는 없습니다. 다만 금속의 경우, 전압이 인가되어도 Ef = Efn 으로 그대로 유지가 되기 때문에, 결과적으로 이어지는 것처럼 그려진 것입니다.
안녕하세요 교수님! 항상 강의 잘 보고 있습니다. 의문점이 생겼는데 만약 n-type 반도체 물질이 Ultrawide band gap을 가진 물질이고 금속의 일함수가 반도체쪽의 일함수보다 작을때 ohmic contact의 성질이 그대로 나타나는지 궁금합니다. 교수님이 말씀하신대로 에너지 밴드를 그려보는데 그림의 형태는 ohmic contact와 같으나 접합시 페르미 준위보다 반도체 쪽의 conduction band의 레벨이 너무 높아져 마치 장벽의 형태처럼 보이는거 같습니다. 혹시 어떻게 생각해야 할까요?
그러면 제가 생각한 상황은 ohmic contact이 아니라서 i-v curve가 linear하게 그려지지 않는다고 생각해도 괜찮을까요? 실상황에서는 쇼트키 다이오드 반도체 물질 접합부 표면에 고농도 도핑을 통해 depletion region을 줄이고 터널링 현상을 통해 ohmic contact 효과를 낸다고 들었습니다.
안녕하세요 교수님 11분 정도에 Depletion region 이 왜 형성 되는지 말씀해 주셨는데 혹시 그 도너 이온들의 경우 왼쪽부터 형성 되니까 그 전기장 방향이 왼쪽에서 오른쪽으로 형성 되어야 하는 것 아닌가요?? 에너지 밴드의 기울기가 음이기 때문에 오른쪽에서 왼쪽으로 형성 된다고 예상이 되는데 이해가 잘 되지 않습니다 ㅠㅠ. 그 Energy band 의 경우 정성적으로 이해를 하였는데 그 내부 전기장 방향이 이해가 잘 안가네요..ㅜㅜ 감사합니다. 즐거운 설 보내십시오!.
전압이 인가되지 않은 상황에서 depletion layer 내에서 e field 방향에 관한 질문 이었습니다. 그 금속의 워크 펑션이 큰 경우 반도체의 페르미 레벨이 높아서 전자가 금속쪽으로 이동 하여서 디플리션이 생긴다고 하셨는데 (이 경우 이온은 왼쪽(금속과 접한 부분)부터 형성 돼서 전기장 방향이 왼쪽에서 오른쪽으로 형성 되어야 하는 것이 아닌지에 관한 질문이었습니다.) 감사합니다.
@@김-h7h5b 왜 오른쪽으로 형성된다고 생각하는지가 잘 이해가 되지 않습니다. 도너가 만드는 fixed charge 들이 (+)의 전하를 형성하고, 금속쪽이 상대적으로 전위가 낮기 때문에 왼쪽 방향으로 내부전기장이 형성됩니다. 그리고 이 내부전기장이 왼쪽 방향이기 때문에 실리콘에서 확산해오는 전자들을 막게되어, 결과적으로 평형상태를 만들게 됩니다.
안녕하세요 교수님 항상 강의 잘 듣고 있습니다. 마지막 슬라이드의 그림에서 쇼트키 접합 부분같은 경우에는 forward bias나 reversed bias 모두 equilibrium이 깨져 두 물질의 페르미 에너지의 연속이 깨졌습니다. 이에 반해 옴닉 접합 같은 경우에는 forward bias나 reversed bias 모두 두 물질의 페르미 에너지의 연속이 유지되고 있는데 왜 그런것 인가요?? 답변 감사드립니다!
잘못 이해하고 있습니다. [물리전자공학]에서 배웠듯이, 평형상태가 깨지면 페르미레벨이 quasi-Fermi level 두개로 분리됩니다 (불연속이 되는것이 아닙니다). 강의자료의 그림에는 평형상태를 유지하는 영역만 페르미레벨을 그려놓았기 때문에 불연속인것으로 그려진 것입니다. 그리고 ohmic contact 의 경우 페르미레벨이 그려져있지 않습니다. 그 이유는 실리콘 전체 영역이 평형상태가 아니기 때문입니다.
@@DevicePhysics 답변 감사드립니다. 그런데 답변 뒷 부분이 이해가 잘 가지 않아 질문드립니다. 마지막 슬라이드에서 ohmic contact의 경우 전압이 인가되었을 때 quasi-Fermi level로 분리되지 않은게 이해가 잘 되지 않습니다. 그리고 ohmic contact의 경우 페르미레벨이 그려져 있는 것이 아닌가요..? 답변 감사드립니다!
@@김도영-c3f 제가 다른 슬라이드 그림을 보고 답변을 했네요. 다시 답변을 정정하겠습니다. 마지막 슬라이드에 그려진 에너지밴드에는 전압을 인가한 이후에는 quasi-Fermi level 이 그려져 있습니다. quasi-Fermi level 은 연속적으로 이어지는게 맞으나, Schottky contact 인 경우 불연속적인 것처럼 그려져 있습니다. 사실 접합면에서 발생하는 depletion region 내에서의 quasi-Fermi level 은 그다지 중요하지 않기 때문에 (캐리어가 이동하는 상황이기 때문에), 가해준 전압만큼 페르미레벨의 차이가 depletion region 내에 발생한다는 점을 강조하기 위해 불연속 적으로 그린 것입니다. ohmic contact 인 경우에는 실리콘 전체에 고르게 전압강하가 발생하기 때문에 quasi-Fermi level 도 실리콘 전체에 걸쳐 휘어집니다. 사실 이전에도 설명하였듯이, 페르미레벨이 연속/불연속 인 것은 그다지 중요한 점이 아니며, 외부에서 인가된 전압이 어느 영역에 영향을 미쳐, 결과적으로 페르미레벨의 차이가 어떻게 발생하는지를 이해하기만 하면 됩니다.
안녕하세요 교수님! 좋은 강의 잘 듣고 있습니다. 강의를 듣다 궁금한 점이 생겨 질문 드립니다. 5:45 에서 vaccum level은 상황에 따라서 바뀔 수 있다고 하셨는데 그림 상에서는 왼쪽 금속과 오른쪽 si의 vaccum level의 높이가 같게 나와있습니다. 이 부분 때문에 조금 헷갈리는 것 같은데, 그림의 표현과는 다르게 실제로의 level 값은 왼쪽과 오른쪽이 다르다고 봐야 하는 게 맞는지 궁금합니다! 항상 좋은 강의 감사드립니다:)
@@DevicePhysics vaccum level에 대한 답변 감사드립니다! 한 가지만 더 질문드립니다. 9:00 의 슬라이드에서 Depletion region에서의 Ec level이 휘어지는 이유를 수식적으로 생각해보고 있습니다... 물리전자공학때 배운 Ec - Ef = kt * ln(Nc/n0) 를 이용해서 생각을 해도 되는지 여쭤봅니다. '온도는 일정하므로 n0값에만 의존한다고 생각하여 Depletion region 에서의 전자농도가 적으므로 Ec - Ef 값이 metal로 갈 수록 커진다' 라고 해석하여도 되는지 궁금합니다. 감사합니다!
안녕하세요 교수님 강의 내용이 아닌, 댓글을 읽고 헷갈리는 부분이 생겨서 질문드립니다 공핍영역에서는 기존에 평형 농도 구하는 식을 이용할 수 없다고 하여, 헷갈리는 부분이 생겼습니다. 지금까지 강의에서 그리고 후에 나오는 강의내용에서 band bending 에 의해 Ec와 Ef차가 발생되어 농도의 변화가 발생되는 것을 평형농도 식으로 증명해주셨는데, 여기서 말씀하시는 부분은 이와는 다른 개념인지 궁금합니다. 감사합니다
안녕하세요 교수님! metal 과 silicon을 contact할 때 schottky contact 특성을 띄게 할 지 Ohmic contact 특성을 띄게 할 지를 Schottky Height(metal workfunctin - electron afinity) 가 0을 기준으로 양수인 지 음수인 지 로 이해해도 되나요?? 감사합니다!
잘못 이해하고 있는 부분들을 요약하면, 1. Schottky barrier height 는 항상 [metal workfunctin - electron affinity] 로 구하는 것이 아닙니다 (p-type Si 에서는 다름). 2. Schottky barrier height 는 ohmic contact 인 경우에는 정의가 되지 않습니다 (음수가 아닙니다). 3. Schottky barrier height 가 양수여도, ohmic contact 을 만들 수 있는 방법이 있습니다. [기초반도체공학|3.4] 강의를 참고 바랍니다.
한가지 추가로 질문드리겠습니다. n type, p type semiconductor들이 ohmic 특성을 지닐때, depletion region이 없어서 semiconductor가 전압의 대부분을 받아서 휘어진다고 설명해주셨는데 n type, p type각각이 forward bias일경우 휘어지는 방향이 다른건 무슨이유 때문인가요?
forward, reverse bias 는 다이오드처럼 rectifying 특성이 나타날 때 전류가 잘 흐를 때와 흐르지 않을 때의 전압으로 정의합니다. 예를 들어 n-type 인 경우, metal 쪽에 (+) 전압을 가해야 전류가 잘 흐르게 되고, (-) 전압을 가하면 전류가 잘 흐르지 않게 됩니다. 따라서 n-type 인 경우 metal 쪽에 (+) 전압을 가할 때 forward bias 라고 말하며, (-) 전압을 가할 때 reverse bias 라고 말합니다. p-type 인 경우는 반대가 됩니다. metal 쪽에 (-) 전압을 가해야 전류가 잘 흐르게 되고, (+) 전압을 가하면 전류가 잘 흐르지 않게 됩니다. 즉, forward bias 와 revised bias 의 정의가 n-type 과 반대가 되기 때문에 밴드가 휘어지는 방향도 달라지게 됩니다.
안녕하세요, 교수님. Ohmic contact에 대한 에너지 밴드를 그려보는중인데, ohmic contact의 경우에도 금속에서 반도체쪽으로 전자가 넘어갈때 컨덕션 밴드가 금속의 페르미 준위보다 더 위쪽에 있는 경우 장벽을 느끼는 것이 맞나요? 이 경우는 장벽이 존재해도 그 값이 낮기때문에 전자의 이동이 원활하다고 생각해도 될까요?
교수님 질문이 있습니다... reverse bias는 장벽이 커지는 쪽으로 전압을 거는 거로 아는데, 16:48에서 reverse bias를 인가했는데 왜 Ec랑 Ev가 내려간 건가요...? 올라가야 장벽이 커지지않나요? 또한, 그전에 forward bias를 인가했을 때는 왜 Ec랑 Ev가 위로 올라가는 건가요? 아무리 생각해봐도 이해가 잘 안가서 여쭤봅니다ㅠㅠㅠ
forward/reverse bias 의 정의를 잘못 알고 있습니다. forward bias 는 그냥 다이오드에서 전류가 잘 흐르게 하는 전압을 의미합니다 (전압의 극성과 상관 없음). reverse bias 는 그냥 다이오드에서 전류가 잘 흐르지 못하게 하는 전압을 의미합니다 (마찬가지로 전압의 극성과 상관 없음). n-type Si 으로 MS접합을 형성하면, 금속에 (+)전압을 인가할 때 전류가 잘 흐르게 됩니다. 이것이 n-type Si 일 때의 forward bias 입니다. 반대로 p-type Si 으로 MS접합을 형성하면, 금속에 (-)전압을 인가할 때 전류가 잘 흐르게 됩니다. 이것이 p-type Si 에서의 forward bias 입니다.
@@DevicePhysics 감사합니다 교수님... bias 개념을 잘못알고있었네요ㅠㅠ 그렇다면, Si n type에 reverse bias를 인가하는 것은 forward bias에 반대이므로 Metal에 -를 걸어주는 것인데 그러면 Si에는 +를 걸어주는 것이므로 전자가 Metal에서 Si로 쉽게 넘어오게 되는 것인 건가요!?
@@DevicePhysics 그리고 혹시 n type Si 기준 금속에 +전압을 인가했을 때 전자가 n type Si에서 금속으로 잘 넘어와서 forward bias인 것은 이해를 했는데 밴드가 왜 오른쪽 윗방향의 대각선으로 휘게되는 건가요? Ef는 수평인데 전자가 많이 넘어와서 junction쪽이 전자가 상대적으로 많아서 그런 건가요..?
@@김태완-j9e 전자가 어떤 방향으로 이동하는지는 강의에 이미 다 설명이 되어 있습니다. 그리고 밴드가 어떻게 휘어지는지는, 이전 과목인 [물리전자공학] 에서 배운 내용입니다. 이전 과목 영상을 먼저 복습 바랍니다. 그리고 Ef 는 전압이 인가되면 더이상 수평이 아닙니다. 이 부분도 이전 과목에서 배운 내용이니 복습 바랍니다.
안녕하십니까. 10:00 ~ 11:00 에 밴드의 휘어짐에 관하여 설명한 부분에서 궁금한것이 있습니다. 반도체의 fermi level 이 더 높다고 가정했으므로 반도체영역의 전자가 더 많기 때문에 diffusion 으로 반도체에서 금속쪽으로 전자가 이동해서 반도체에 남은 양전하(중성이였는데 전자를 잃었으므로)가 전기장을 형성하기때문에 밴드가 휘어지는 걸로 이해하면 될까요? 감사합니다.
교수님 위에 대한 질문이 맞다면 10:40 경에 교수님이 말씀하신 에너지가 높은 전자가 안정된 금속의 페르미레벨로 이동한다는 말은 무엇인가요?? 에너지 밴드가 전자의 밀도차에 의한 확산으로 만들어진것이라면,, 에너지가 높은 곳의 전자가 안정된 상태가 되기위해 금속쪽으로 이동한다는 것은 말이되지않는것같아서요ㅠㅠ 많이 무지합니다..ㅎㅎ
rectifying의 경우 리버스 바이어스가 걸릴땐 빌트인 전압이 커지고 포워드 바이어스가 걸릴 떄는 빌트인 전압이 약해져서 휘어지는 데 ohmic contact의 경우에는 빌트인 전압은 없어서 무엇을 사용해서 전체가 휘어지는지 궁금합니다.(ohmic이 휘어지는 이유을 어떻게 생각해야될지를 모르겠습니다.)
앞에 pn 접합에서도 이야기 한 내용인데, rectifying인 경우에는 depletion region 이 존재합니다. 이 영역은 전류가 잘 흐르지 못하는, 즉 저항값이 매우 큰 영역입니다. 따라서 외부에서 전압이 인가되었을 때, 대부분의 전압은 depletion region 에 걸리게 됩니다. 결론적으로 rectifying 인 경우에 밴드의 휘어짐은 대부분 depletion region 에서만 발생하게 됩니다. ohmic 인 경우에는 depletion region 이 형성되지 않습니다. 따라서 외부에서 인가된 전압이 MS 접합 전체에 고르게 분배됩니다. metal 은 저항이 매우 작으므로, 대부분의 전압이 Si 쪽에 걸리게 됩니다. 따라서 ohmic 인 경우에는 Si 쪽 밴드 전체가 휘어지게 됩니다.
@@DevicePhysics 그런데 질문이 있습니다. 10:35초에서 반도체의 페르미 레벨이 금속의 페르미 레벨보다 높아서 전자들이 금속쪽으로 이동해서 depletion region이 형성된다고 하셨는데 이렇게 해석하는게 맞는 건가요? 답변 받은 내용을 통해서는 schottky barrier height로 인해서 전자들이 못넘어가고 빌트인 전압이 걸려서 오히려 메탈과 반대 쪽으로 흘러가게되서 공핍층이 생긴다고 이해했는데 무엇이 맞는건가요?? 금속쪽으로 이동하는지 이동을 못하는지 모르겠습니다.
@@shin1989 접합이 이루어지는 과정을 다음과 같이 정리할 수 있겠습니다. 지금 강의동영상을 다시 보니 depletion region 이 생기는 이유에 대해 제가 너무 간략하게 설명했네요. 1) 접합을 만든 직후에는 아직 페르미 레벨의 차이가 존재합니다. 이때는 Si 에 있는 전자들이 금속쪽으로 이동하면서 페르미레벨을 수평하게 맞추려고 하게 됩니다. 2) 페르미레벨이 점점 수평하게 맞춰지는 과정에서 built-in E-field 가 형성됩니다. 이 built-in E-field 는 전자가 금속쪽으로 이동하는 것을 점점 방해하게 됩니다. 3) 페르미레벨이 수평해지면 (thermal equilibrium), built-in E-filed 때문에 전자는 금속쪽에서 멀어지도록 강한 힘을 받게 됩니다. 따라서 depletion region 이 형성되는 이유를 말하자면, 초반에는 금속쪽으로 전자가 이동하기 때문에, 그리고 나중에는 built-in E-field 에 의해 전자가 이동하기 때문이라고 정리할 수 있겠습니다.
안녕하세요 교수님 강의를 듣다 질문이 생겨 댓글을 남기게 됐습니다. Ms를 붙이기 전과 후의 에너지 밴드 다이어그램에서(n type이고 일함수가 메탈쪽이 더 큰 경우에 ) 접합하면 반도체쪽의 그래프가 아래로 볼록 처럼 휘어지는데 이거는 왜 그런건가요?? 위로 볼록 그래프로 그리면 안되는건가요?? '그래프의 휘어짐'을 어떻게 처리해야할지 잘 모르겠습니다
Φs>Φm인 ohmic contact 에서 depletion영역이 생성되지 않는 이유에 대해 고민하다가 질문 드립니다. 일단 depletion 영역은 고정이온들에 의해 형성되는 것으로 알고 있습니다. reverse bias의 경우 metal쪽의 전자가 si로 넘어가니까 넘어간 전자에 의해 metal쪽에 생긴 고정이온은 금속 특성상 많은 양의 hole들에 의해 곧바로 recombination되어 depletion영역이 생기지 않는다고 이해했습니다. 그렇다면 forward bias의 경우 si의 전자가 에너지밴드를 타고 metal로 가는데, 이때 증가하는 si쪽의 고정이온(Nd+)들은 어떻게 되는 것인가요?
접합이 형성되는 상황부터 잘못 이해하고 있습니다. Φs>Φm 이므로, Si 쪽이 페르미레벨이 metal 쪽보다 더 낮습니다. 따라서 접합이 형성되면 metal 쪽에 있는 전자들이 Si 쪽으로 건너와서 평형을 이루게 됩니다. 즉, depletion region 이 형성되는 것이 아니라, metal/Si 경계면쪽에 전자의 축적층(accumulation layer) 가 형성됩니다. 다시말하면, ohmic contact 이 형성되는 상황에서는 depletion region 이 만들어지지 않습니다.
1. 아닙니다. 공핍영역의 폭과는 상관 없습니다. 에너지 장벽의 높이가 낮아져서 전류가 잘 흐르게 되는 것입니다. 2. 1번과 마찬가지로 잘못 이해하고 있습니다. 에너지 장벽의 높이가 커지기 때문에 전류가 흐르지 못하는 것입니다. 3. 질문들을 보니, 물리전자공학 때 배운 에너지밴드에 대한 개념을 이해하지 못하고 있는 것 같습니다. pn 접합을 이해하기 전에 우선 에너지밴드부터 다시 복습해보길 바랍니다.
안녕하세요 교수님 한가지 여쭤볼 사항이 있기에 댓글 올려보았습니다. 1) 12:04초에 Forward bias에서 +전압을 인가했기에 P형에 있는 일함수는 감소한다. 라는 말씀을 하셨습니다. 이에 저는 일함수가 금속에서 전자를 떼어내는데 드는 최소한의 에너지이고, 여기에 +전압이 인가되면 +전압이 전자(-) 에 전기적 인력 영향을 주기에 전자를 떼어내는데 최소한의 에너지가 감소된다 로 이해를 하였는데요. 이렇게 이해해도 괜찮은 것일까요??
그런식으로 에너지밴드 다이어그램을 해석하려면 너무 복잡해집니다. [물리전자공학|3.5] 강의에서 설명하였듯이, 에너지밴드 다이어그램은 전자의 위치에너지를 그린 그림이기 때문에, (+) 전압을 가한쪽이 아래로 내려가게 그려집니다. 이렇게 에너지밴드 다이어그램의 원리를 이해한 다음에는, 심플하게 (+) 전압을 가하면 아래쪽으로 내려간다고 이해하는 것이 에너지밴드 다이어그램을 훨씬 쉽게 이해할 수 있습니다.
안녕하십니까 교수님 교수님의 강의 들으며 많은 부분 보완하고 있어 너무 감사드립니다. 한가지 헷갈리는 것이 있어서 질문이 있습니다. M-s 접합면에서 실리콘이 멀어지는 부분(다시 밴드가 평행해지는 부분) 은 페르미 준위가 접합으로 인해 변화를 했음에도 기존 접합하지 않았을때에 Ec-Ef값과 접합을 하고 난뒤 Ec-Ef값이 같은지 다른지에 대하여 질문드립니다 교수님!
안녕하세요 교수님 방학 때 교수님 강의 들으면서 부족한 부분 많이 보완해나가고 있어서 너무 감사드립니다. 한 가지 헷갈리는 게 있어서 질문 드립니다! workfunction이 실리콘이 더 큰 metal n type junction에서 아무 전압을 가하지 않았을 경우에 fermi level이 metal 쪽이 더 높으니까 접합하였을 때에 전자의 움직임은 실리콘 쪽으로 가는데 접합 후에 에너지 밴드에서 휘어진 에너지 밴드로 인해 생성된 전기장의 방향이 오른쪽이라 왼쪽으로 전자의 drift가 발생되어 depletion region이 생길 것 같다고 생각이 드는데 혹시 제 생각 중에서 어디가 틀린 부분인지 알려주시면 감사하겠습니다.
에너지밴드의 모습은 16:00 부터 설명을 하였기에 이해했을 것이라 생각합니다. 잘못생각하고 있는 부분은, 휘어진 에너지밴드로 인해 전기장의 방향이 오른쪽이라 왼쪽으로 전자가 drift 하는 것은 맞습니다. n-type 반도체 이기 때문에 depletion region 이 형성되는 것이 아니라, Si/metal 경계면에서 전자의 농도가 매우 높은 축적층(accumulation)이 형성됩니다.
교수님 헷갈리는 부분이 여기서 생기는데 12:37쯤 내용에서 reverse bia에서 ec레벨의 전자가 장벽이 높아져서 못넘어가는 거랑 ef레벨에서 에너지의 차이가 있어서 안정적인 쪽으로 넘어가려고 한다는 뜻이랑 같은 뜻인건가요? ef에는 전자가 존재할수 없다고 알고 있기도 해서요..
[물리전자공학] 에서 배웠듯이 metal 은 밴드갭이 없기 때문에 전자와 홀 모두가 엄청 많은 상황이라고 이해하면 됩니다. 따라서 excess carrier 가 metal 에 들어오면, 기존에 존재하고 있는 carrier 가 워낙 많기 떄문에 바로 recombination 되어 버립니다.
안녕하세요 교수님. 복습중 헷갈리는 부분이 있어서 질문 드립니다! metal과 n-type 반도체 접합의 경우, 반도체의 work function이 더 높은 경우에 ohmic contact이고, 페르미레벨 차이에 의해 metal에서 반도체 쪽으로 전자가 이동하기 때문에 space charge가 형성되지 않는다고 이해했습니다. 그런데 metal과 p-type 접합의 경우의 metal의 work function이 더 높은 ohmic contact 인 상태라면, 어떤 carrier가 어느쪽으로 이동해서 space charge가 형성되지 않는 것인가요? metal쪽에서 hole이 넘어갈 것 같지는 않아서 질문드립니다
@@DevicePhysics 답변 감사드립니다. 그렇다면 P-type과의 접합의 경우에 역 바이어스를 적절히 걸어주면 쇼트키 장벽은 존재하지 않고 bulit-in potential 장벽만 존재하는 경우를 만들 수 있을까요? 아니면 쇼트키 장벽과 bulit-in potential 장벽은 항상 함께 존재하고 함께 사라지나요?
@@김준서-o2g 질문이 무슨 뜻인지 모르겠습니다. p-type 에서 schottky contact 일때를 물어보는것인가요 아니면 ohmic contact 일때 인가요? 그리고 built-in potential 이라는 말 자체가 전압을 인가하지 않았을때의 에너지 장벽인데 reverse bias 를 인가 했다는게 무슨 뜻인가요?
![[기초반도체공학|3.2] MS접합 : #0V일때 #reverse bias #depletion capacitance](http://i.ytimg.com/vi/LeZKAvVZyUk/mqdefault.jpg)
![[기초반도체공학|3.2] MS접합 : #0V일때 #reverse bias #depletion capacitance](/img/tr.png)
![[기초반도체공학|4.1] MOS : #정성적해석 #에너지밴드 다이어그램 #3가지 동작모드 #accumulation #depletion #inversion](http://i.ytimg.com/vi/BsRCt86GFQA/mqdefault.jpg)
![[기초반도체공학|3.4] MS접합 : #비이상적효과 #Ohmic contact #Schottky barrier lowering effect #Fermi-level pinning](http://i.ytimg.com/vi/5CEqDFalKME/mqdefault.jpg)
![6ix9ine - El Preso (feat. Lenier) [Official Music Video]](http://i.ytimg.com/vi/RQvGgosdeO8/mqdefault.jpg)
전국의 모든 전자공학 3학년들이 봐야할 영상이라 생각합니다. 정말 감사합니다.
문득 junction에 대해 헷갈릴 때면 항상 이 강의를 찾습니다. 타대학 학생임에도 이렇게 최고수준의 강의를 볼 수 있음에 항상 감사하며 또 영광입니다.
진심으로 존경합니다 교수님😁
안녕하세요, 교수님. 좋은 강의 공유해 주신 덕분에 많은 도움 받고 있습니다. 감사합니다 :)
진짜 그저 갓입니다.. 물리전자 때부터 도움 많이 받습니다 교수님❤
학기시작하기 전에 이걸 미리 봤더라면... 이해가 너무 잘되네요 교수님, 감사합니다.
에너지밴드 접합에 따라 경우의수가 많아서 다외우긴 헷갈리고 직접 그리기엔 뭔가 복잡해서 힘들었는데 쉽게 풀어주시니 이제 잘 그릴 수 있게 됐어요 감사합니다!!
교수님 목소리가 좋으십니다 반했습니다
겨울 방학 때 혼자서 예습했었는데 잘 이해가 되지 않았습니다만 학기 중 ms juntion을 배웠으니 다시 복습해서 이해하겠습니다!! 감사합니다.
교수님 항상 감사합니다!!
저기... 확실하진 않지만 18:51초에서 metal의 Fermi level이 Semiconductor의 Fermi level 보다 높은데다가 work function이 metal이 더 큰데 Ohmic contack 유형이 아니라 Shottky contact 유형 아닌가여??
왜 그렇게 생각하는지 질문으로부터는 유추하지 못하겠지만, 아무튼 Ohmic contact 이 맞습니다. 다음 슬라이드에서 요약된 표를 봐도 확인할 수 있습니다.
n-type 과 p-type 일때 workfunction 차이에 대한 경향이 반대로 나타납니다.
설명 정말 귀에 잘들어오네요! 강의 잘들었습니다!
항상 좋은 강의 정말 감사합니다. 다음 방학때 업데이트될 영상들이 기대됩니다.
좋은 강의 감사드립니다.
설명이 너무 맛있습니다....
교수님 강의의 앞부분에서 Ohmic contact일 때는 forward/reverse bias일 때 모두 전류가 잘 흐른다고 이해를 하였습니다.(V-I graph를 통해)
그런데 마지막 슬라이드의 n-type과 metal과의 junction에서 reverse bias가 걸리는 경우와 forward bias가 걸리는 경우의 에너지 밴드 기울기가 다릅니다. forward의 경우는 전자가 더 잘 흐르는 기울기이고, reverse에서는 덜 흐르는 기울기입니다. 이렇게 되면 Ohmic contanct 또한 forward/reverse에서의 흐르는 전류 차이가 존재하는 것 아닌가요?
마지막 그림에서 전압의 크기에 대한 정보는 없습니다. 그러니 그냥 에너지배리어에 대한 유무만 이해하면 됩니다.
@@DevicePhysics 아 그렇군요 그렇다면 어쨋든 Ohmic contact 상황에서의 에너지밴드의 기울기에 따른 전류의 세기 차이 는 여전히 존재하는 게 맞나요?
@@이원재-d1p 밴드의 기울기가 전기장의 세기이니 당연히 전류값에 영향을 줍니다.
안녕하세요 교수님! 좋은 강의 항상 감사드립니다. Vacuum level이 고정된 level이 아니라고 말씀하신 점과 관련하여 궁금한 점이 생겨 질문드립니다.
아래 댓글을 통해 교수님께서 말씀하신 내용을 확인했습니다.
"회로에서의 접지(GND) 와 비슷한 개념으로 이해하면 됩니다. 회로 내에서 어떤 지점의 전압을 말할 때는, 사실 그 지점과 접지 사이의 전위차를 뜻하는 것과 유사합니다.
일함수는 금속에 있는 전자를 원자핵의 영향이 미치지 못하는 공간으로 완전히 끄집어낼 때 필요한 에너지 입니다. 그리고 원자핵의 영향이 전혀 미치지 못하는 공간이 바로 진공(vacuum) 입니다. 여기서 일함수를 정확히 정의하려면, 전자가 진공에서 가지는 에너지레벨을 정확히 정의해야 합니다. 즉 다시 말하면, 전자가 금속 안에 위치하고 있을 때의 에너지 값과 진공에 위치하고 있을 때의 에너지 값의 차이가 일함수 값이 됩니다. 결국 vacuum level 이 일함수를 정의하기 위한 기준점이 됩니다.
다만 회로에서의 접지와 vacuum level 이 다른점은, 회로에서의 접지는 변하지 않는 절대적인(고정적인) 기준이지만 (=0 V), vacuum level 은 그냥 가상의 에너지레벨 입니다. 다시 말하면, vacuum level = 0 eV 이런 식으로 정의되는 에너지레벨이 아니라, 단지 일함수 또는 전자친화도와 같은 물리량을 정의하기 위해 설정한 임의의 에너지레벨입니다. 따라서 물질이 달라지면 vacuum level 도 물질에 따라 달라지며 (절대적인 기준점이 아니기 때문에), 두 물질이 접합을 이루면 에너지밴드의 상황에 맞게 vacuum level 도 휘어질 수 있습니다 (휘어지는 것 자체에 물리적인 의미가 없습니다)."
Vacuum level이 절대적인 기준이 아닐 수도 있다는 점이 잘 이해되지 않았습니다.
Work function과 같은 값들을 비교하기 위해서는 vacuum level이 절대적이어야 한다고 생각했기 때문입니다.
가령 A라는 물질의 work function이 3 eV이고 B라는 물질의 work function이 4 eV라고 가정하겠습니다.
만약 vacuum level이 절대적이라면 B의 fermi level이 A보다 밑에 있다고 말할 수 있을 것 같습니다.
하지만 vacuum level이 절대적이지 않다면 B의 fermi level이 A보다 위에 있을 수도 있는 것 아닌가요?
다소 극단적인 예시를 생각한 것 같습니다만.. vacuum level의 휘어짐은 물질의 접합 시에만 고려해야 되는 건가요?
애초에 vacuum level 은 다른 물질끼리 비교하기 위해 설정된 절대적인 기준점이 아닙니다. 그냥 어떤 한 물질 안에서 정의되는 기준점입니다.
A 라는 물질에서 전자를 끄집어낼 때 필요한 에너지가 3eV 가 필요하다는 사실을, Fermi level과 vacuum level의 차이가 3eV 라고 물리적으로 표현하며, 이러한 표현을 위해 vacuum level 을 정의했을 뿐입니다.
두 물질이 접합하기 전에는, vacuum level 을 절대적인 기준처럼, A 와 B 의 vacuum level 이 같다고 간주해도 됩니다 (강의자료에도 그렇게 표현되어 있습니다)
접합 전의 workfunction 의 차이를 이용해서, 접합 이후의 에너지밴드의 모습을 유추할 수 있습니다.
다만 접합 이후에는, 하나의 단일 물질이 아니기 때문에 vacuum level 의 의미가 중요하지 않게 되며, 그냥 밴드가 휘어지는 것과 동일하게 휘어진다고 간주합니다.
즉, 접합 이후에는 vacuum level 자체가 쓸모가 없기 때문에, 이것이 휘어진다고/안휘어진다고 간주하던 간에 어차피 물리적인 의미가 없습니다.
아무튼 서로 다른 물질이 접할 하는 경우에 중요한 것은 Fermi level 의 차이입니다.
결국 Fermi level 차이만큼 에너지밴드가 휘어지는 것이며, 이것만 제대로 이해하면 됩니다.
상세하게 설명해주셔서 정말 감사합니다!!@@DevicePhysics
교수님 강의를 들었지만
이해하지 못한 부분이 있어서
2가지를 질문드리고 싶습니다.
1.
M-S junction에서
전류의 흐름에 소수 캐리어는 거의 기여하지 못해서 다수캐리어만
고려하는건가요?
이때
M-S(n-type)일때 다수캐리어는 전자
M-S(p-type)일때 다수캐리어는 정공
으로 금속과 붙여놓아도 다수캐리어는
반도체의 다수캐리어와 같게 되나요?
2.
ms 접합에서
shcottky contact인지
ohmic contact인지 판단할때
에너지밴드 다이어그램을 그리고
다수캐리어에 대해서 장벽이 있으면 ohmic
다수캐리어에 대해서 장벽이 없으면
shcottky
로 이해했습니다. 이부분을 맞게 이해한건 지도 여쭙고 싶습니다.
강의 너무 감사합니다 교수님!
1. 네 맞습니다.
2. 네 맞습니다.
@@DevicePhysics 정말 감사합니다!!!
반도체 관련 강의 듣고 있는데, 선행학습하기에 너무 좋은 강의인것 같습니다! 혹시 강의 교재는 어떤것 사용하시나요? 원서로도 한번 보고 싶습니다!
강의소개 영상 더보기란에 안내되어 있습니다.
안녕하세요, 교수님. 좋은 강의 잘 듣고 있습니다. 질문이 있어서 댓글을 답니다. PN접합을 배울때는 PN접합에서는 전자의 이동이 드리프트에 의한 이동과 확산에 의한 이동이 있다고 들었습니다. 근데 제가 MS구조를 배울땐 살짝 이해가 되지 않는게 있습니다. 첫번째로, 제 해석으로는 MS구조에서 Reverse bias 에서는 M쪽 전자가 N쪽 전자보다 많으니(금속이기 때문에) M쪽에서 N쪽으로 전자들이 이동을 하려고 할 것이고 M과 N 사이에 형성된 드리프트 또한 N에서 M쪽으로 전계가 형성되기 때문에 M에서 N 쪽으로 전자가 잘 흘러야 된다고 생각이 듭니다. Forward bias 에서 또한 N쪽에서 M쪽으로 전자가 이동하려고 하는 이유가 뭔지 모르겠습니다. 금속에서는 전자와 홀이 많다고 가정을 하셨는데 이 전자가 N타입 실리콘보다 적다고 가정을 해야하는건지 궁금합니다.
11분쯤부터 설명하는 부분을 다시 보면 좋겠습니다. 전기장의 방향을 잘못 이해하고 있습니다.
MS junction 에서 diffusion current 성분은 크게 중요하지 않습니다.
reverse bias 는 n-type Si 쪽에 (+) 전압이 가해진 상황입니다. 따라서 가해진 전기장에 의해 metal 에 있는 전자들이 Si 쪽으로 끌려오려는 힘을 받게 됩니다.
하지만 에너지 장벽 (schottky barrier)이 이 움직임을 방해하기 때문에, 결과적으로 reverse bias 상황에서는 전류가 잘 흐르지 못합니다.
forward bias 는 metal 쪽에 (+) 전압이 가해진 상황입니다. 따라서 Si 에 있는 전자들이 metal 쪽으로 끌려오게 됩니다.
이때는 에너지 장벽이 상대적으로 낮기 때문에 전자들이 쉽게 metal 쪽으로 건너갈 수 있게 되어 전류가 잘 흐르게 됩니다.
안녕하세요 교수님 강의 감사합니다. 덕분에 헷갈리던 rectifying과 ohmic 차이와 에너지밴드 그리는 법을 알게 되었습니다.
21:28 에서 외부에서 가해준 대부분의 전압이 공핍영역에 걸린다고 하셨는데 왜 공핍영역에만 걸리는지 궁금합니다. 혼자서 생각해봐도 답이 안나와서 질문드립니다. 감사합니다.
앞의 pn접합에서 배웠던 내용이니 복습해보길 바랍니다.
@@DevicePhysics 답변 감사합니다! 앞의 강의들 다시 볼게요!
안녕하세요 교수님
Metal - Semiconductor(P type) Junction 중 Rectifying Junction에 대해 질문 있습니다.
Reverse bias를 가했을 때 반도체의 Valence Band의 built in potential이 커집니다.
그래서 Semiconductor에서 metal로 major carrier인 정공의 이동은 어려워 집니다.
Reverse bias이므로 metal에 (+), Semiconductor에 (-)가 인가되어 있는 상황일 겁니다.
Metal의 정공이 Semiconductor로 이동하기 어려운 이유는 여전히 Schottky Barrier가 유지되어 있기 때문이 맞나요?
(정공은 자발적으로 높은 에너지 상태로 이동하고자 한다고 학교에서 배워서 나름의 이유를 찾은 것 입니다. PN Diode 전에 MS Junction부터 배우고 있는 중이라 조금 자세하게 설명 부탁드리겠습니다.)
좋은 강의 잘 듣고 있습니다. 감사합니다.
강의에서 설명한 n-type 인 경우와, 이유는 같습니다.
안녕하세요 교수님! 항상 강의 잘 듣고 있습니다!
21:00 에 diagram을 하나씩 그려보면서 생각중인데, 연두색 박스친 부분의 우측 4개(p-type) 부분이 잘 이해가 되지 않습니다.
한가지를 들어보면, 상단 우측에서 두번째를 보면 Metal 기준 forward를 가한 것이니, Efm(메탈 페르미레벨)이 내려가고 Si 쪽은 -가 가해져서 Efs(실리콘 페르미레벨)은 내려가야 한다고 생각이됩니다.
그런데 그림에서는 Efm 이 올라가 있는데.. 제가 뭔가 놓치고 있는 부분이 있을까요?
강의자료에 적혀 있듯이, p-type 에서는 forward bias 가 음수이기 때문에, Efm 이 올라갑니다.
ㅆㅅㅌㅊ 감사합니다.
교수님 안녕하십니까 교재 9.2 저항성 접촉 부분을 보다가 이해가 안되는 부분이 있어서 질문 드립니다.
1. ”교재에 금속과 n형 반도체 사이의 접촉에 대해서 Øm Øs인 경우에는 반드시 좋은 저항성 접촉이 이루어지지 않을 수도 있다“ 라고 되어 있고 이를 표면준위를 사용하여 설명 하고 있습니다. 표면 준위라는 개념이 도입되면 알고있는 결과랑 어떻게 달라지는지 잘 모르겠습니다.
표면준위(interface state)는 간단하게 댓글로 답변하기 어렵습니다. 교재나 다른 강의들을 찾아보길 바랍니다. 표면준위 때문에 발생할 수 있는 한가지 현상 중 예가 바로 [기초반도체공학|3.4] 에 설명된 Fermi-level pinning 현상입니다.
안녕하세요 좋은 양질의 강의해주셔서 감사합니다. 기초반도체공학,고급소자물리 강의 특히 정말 많은 도움을 받았습니다 감사합니다. contact저항 관하여 궁금한 점이 있어 문의드립니다. 2 point probe로 저항 측정 시에는 MS contact에 의해 contact 저항이 같이 측정되어 이로인해 Length값을 키우거나 Width값을 줄여도 저항이 계속 커지지않고 작아지거나 하는 현상이 발생한다고 알고있습니다. 이 현상은 Contact 저항의 어떠한 부분이 원인이 되어 발생되는건지 궁금하여 문의드립니다.
질문하는 상황이 정확히 이해가 되지 않습니다 (저항이 작아지는 현상). 그리고 contact resistance 는 너무나 많은 여러가지 변수들에 의해 결정되는 것이라 단순하게 한가지 원인을 이야기 하기가 어렵습니다. 변수를 바꾸어가며 실험한 측정 데이터가 있어야 논할 수 있습니다.
16:38 우측 위 그림(접합 후 밴드 다이어그램을 보면 실리콘 워크펑션이 Ec-Ef, 매탈 워크 펑션이 Ec-Ef라고 표기 되어 있습니다. 그런데 메탈 워크펑션은 베큠레벨-Ef, 실리콘 워크펑션도 마찬가지로 베큠레벨-Ef 이지 않나요? 감사합니다.
네 맞습니다. 그림 안에서의 표기가 잘못되어 있습니다. 에너지밴드의 모습만 이해하길 바랍니다.
교수님 TFT소자에서 Metal쪽을 Drain, semiconductor쪽을 IZO라 가정하였을때 Drain에 200V를 가한다는 것은 Metal쪽에 Forward bias를 가한다고 보는게 맞을까요? 또한 해당 구조가 MS Junction이 맞나요?
질문한 정보만으로는 알 수 없습니다.
안녕하세요 영상 잘 보고 있습니다. 영상을 보다가 궁금한 점이 생겨 댓글 남깁니다.
질문은 6:12 에서 semiconductor의 work function을 정의할 때 fermi level에 있는 전자를 vacuum level까지 올리는데 필요한 에너지라 하셨는데 fermi level에서는 전자가 존재하지 않다고 알고 있는데 fermi level에도 전자가 존재하는 것이 맞는건지 궁금합니다.
Fermi level 의 정의는 전자가 존재할 확률이 1/2 이 되는 에너지레벨입니다.
Fermi level 이 밴드갭 안에 위치할 때는 당연히 전자가 존재하지 않을 것이고, 밴드갭 밖에 위치할 때에는 전자가 존재할 확률이 1/2이 될 것입니다.
@@DevicePhysics답변 감사합니다😊
선생님 강의자료 pdf나 ppt는 없나요? 패드에 넣어서 필요할 때 마다 필기한거 보고 싶은데
강의자료는 수강생들에게만 제공합니다.
@@DevicePhysics 수강생 관련한 정보는 어디서 확인 할 수 잇나여?
@@kookish9744 본 강의는 저희 대학에서 제 강의를 수강하는 학생들의 예습/복습을 위한 용도로 업로드 한 영상들입니다.
따라서 질문에는 답변을 드리지만, 강의자료는 수강생들에게만 제공하고 있습니다.
안녕하세요! 강의 잘 듣고 있습니다! 궁금한 점이 생겨서 질문드립니다!
처음에 MS접합의 에너지 밴드 다이어그램을 그릴 때, 금속의 페르미 레벨을 가만히 두고 (금속의 일함수, 실리콘의 전자친화도 등 물리적인 값을 고정시킨 채로) 실리콘 쪽 에너지 밴드를 위 아래로 움직이며 실리콘의 페르미 레벨을 금속의 페르미 레벨에 맞추었습니다.
그렇게 했던 이유를 저는 다음과 같이 이해하였습니다. 물리전자공학 강의에서 페르미 레벨이 다른 두 물질을 접합하였을 때, 페르미 레벨이 높은 쪽에서 낮은 쪽으로 캐리어가 이동하여 새로운 페르미 레벨을 형성한다고 배웠습니다. 그런데 금속은 자유전자가 너무 많아서 어지간해서는 페르미 레벨이 바뀌지 않고 그렇기 때문에 실리콘의 페르미 레벨을 금속에 맞추는 것이라고 생각했습니다.
그런데 바이어스를 걸어줄 때, 실리콘의 페르미 레벨이 아닌 금속의 페르미 레벨이 올라가거나 내려가는 것으로 설명하셨습니다. 금속의 페르미 레벨은 어지간해서 잘 바뀌지 않는 것으로 알고 있는데 왜 실리콘이 아니라 금속의 페르미 레벨을 바꾸어주신 것인가요? 바이어스를 걸어주는 상황은 금속의 페르미 레벨이 바뀌는 상황인 건가요?
좋은 강의 감사합니다.
몇몇 잘못 알고 있는 점은,
1. MS접합의 에너지밴드 다이어그램을 그릴 때, 금속의 페르미레벨을 고정시키고 그리던, 실리콘을 고정시키고 그리던, 결과는 동일합니다. 페르미레벨의 절대적인 위치는 전혀 중요하지 않습니다. 상대적인 위치만 중요합니다.
2. MS접합이 형성된 이후에, 외부에서 전압을 가해주면, 가해준 전압 크기만큼 금속과 실리콘의 페르미레벨의 '상대적인' 차이가 발생하게 됩니다. 이 때, 금속의 페르미레벨이 움직인다고 생각하던, 실리콘의 페르미레벨이 움직인다고 생각하던, 결과는 동일합니다. 전압의 극성과 페르미레벨의 '상대적인' 움직임을 생각해야 합니다. 앞에서 배운 pn접합과 원리가 완벽하게 동일하니, 다시 복습해보길 바랍니다.
안녕하세요 교수님.
MS contact이 생겨도 물질의 고윳값인 일함수와 전자친화도는 유지돼야한다고 하셨는데,
8:50 경에 화면을 보면 반도체의 fermi level은 낮아진다고 하셨습니다.
그렇다면 반도체의 일함수 값이 변경된 것이라 생각이 드는데,
반도체의 일함수는 바뀌어도 되는 이유가 궁금합니다.
[물리전자공학]에서 배운 내용인데, workfunction 이나 electron affinity 값은 vacuum level 을 기준으로 정해 집니다.
에너지밴드가 휘어지면 (Fermi level 이 높아지거나 낮아지면), 휘어지는 것에 맞추어 vacuum level 도 같이 휘어집니다.
따라서 workfunction 이나 electron affinity 는 밴드가 휘어져도 값이 변하지 않습니다.
다시 요약하면, 두 물질의 상대적인 workfunction, electron affinity 의 차이는 에너지밴드가 휘어져도 변하지 않습니다.
안녕하세요 교수님 12분 23초쯤에 forward bias를 걸었을때 barrier height가 낮아진다고 하셨는데 ms junction으로 발생한 barrier height는 물질의 고유 속성으로 인해서 변할수 없는거 아닌가요?? 아니면 foward bias를 가할때 si 페르미레벨이 올라가면서 metal 페르미레벨이 상대적으로 낮아져 이동이 쉽다라고 이해해야할까요??
전압=전위차 입니다. 전압을 인가한다는 것은 항상 상대적인 전위차를 만드는 것입니다.
시험기간에 정말 도움 많이되고있습니다! ㅠ 혹시 반도체를 si라고 가정할때 메탈의 종류로 쇼트키인지 오믹인지 어떻게 판단하나요? 달라진다는 것만 언급하시고 구별방법을 안알려주셔서 질문합니다!
강의에서 설명하였듯이, 금속과 반도체의 workfunction 중 어느쪽이 큰지, 그리고 반도체가 n-type인지 p-type 인지를 알고 나서, 에너지밴드를 그려보아서 판단하는 것입니다.
안녕하세요 교수님! 교수님의 강의에 아주 많은 도움 받고있습니다. 감사드립니다.
제가 이해한것을 확인하고 싶은 부분이 있습니다.
수업에서 m과 s의 일함수의 크기관계에 따라 ohmic과 rectifying으로 구분된다고 배웠는데, 이는 쉬운 이해를 위해 러프하게 구분한 것이고
결국에 두개가 구분되는 데에는 shottky barrier의 크기가 현저히 크냐 작냐 ( 캐리어가 m에서 s로 열적에너지에 의해 넘어갈 수 있느냐 없느냐) 가 중요한 것이라고 볼 수 있는건가요?
예를들어 n형 ms 접합에서 일함수가 m>s 임에도 그 차이가 매우 작다면 rectifying이 아닌 ohmic이라고 보면 되는걸까요?
질문의 의도가 잘 이해되지 않는데,
schottky barrier 의 크기가 현저히 크냐 작냐라고 구분하는게 더 러프하게 구분하는 것 아닌가요? 현저히 작다는것은 얼마나 작아야 하는 것인가요?
그냥 schottky barrier > 0 이면 rectifying 으로 보는것이 더 단순한 구분법 아닌가요?
@@DevicePhysics 제가 질문을 이상하게 한 것 같습니다. 죄송합니다.
궁금한 것은 shottky barrier가 0.01 와 같이 작은 경우에, m에서 s로 열적에너지에 의해 쉽게 넘어갈 수 있을거 같은데 이 경우에도 ohmic이 아니라 rectifying이라고 생각하면 되는가입니다.
@@mimi9083 상온에서 thermal energy 가 26meV 이니, Schottky barrier height 가 이 값보다 작아지면 rectifying 특성은 거의 관측되지 않을 것입니다.
@@DevicePhysics 답변 감사합니다! 그렇다면, 강의에서는 일함수 끼리 비교하여 ohmic과 rectifying을 비교했는데, 정확히는 금속의 일함수와 반도체의 affinity를 비교하는 것이 중요한 것일까요? n형이나 p형이나 결국 페르미레벨이 Ec, Ev에 매우 근접하니 일함수끼리의 비교로 충분한 것인가요?
@@mimi9083 페르미레벨이 무작정 Ec, Ev 레벨로 근접하지 않습니다. 도핑농도에 따라 달라집니다.
안녕하세요 교수님. 매번 강의 감사히 보고 있습니다.
한 가지 궁금한 게 있어 질문 드립니다!
제 부족한 생각으로는 MS junction에서 semiconductor가 intrinsic일 경우에도 depletion 영역은 형성되고 에너지 밴드는 휠 것으로 예상됩니다.
그렇다면 이 때, ohmic contact과 schottky contact의 구분이 어떻게 되는지 궁금합니다.
1. 먼저 intrinsic Si 에는 carrier 가 매우 적습니다 (ni 만큼만 존재함). 따라서 depletion region 이 생기지 않는다고 간주해야 합니다.
2. depletion region 이 없기 때문에, 접합을 형성할 시 실리콘 전체의 밴드가 균일하게 휘어집니다.
3. 일반적인 MS접합처럼, 금속의 페르미레벨과 intrinsic Si 의 페르미레벨 차이를 이용해 에너지밴드 다이어그램을 그리고, barrier height 가 발생하면 schottky junction 으로 간주하면 됩니다.
4. 다만 실제로는 rectifying 특성이 intrinsic Si 에서는 얻기 어렵습니다. 왜냐하면 intrinsic Si 에는 캐리어가 거의 없기 때문입니다. 즉, 그냥 금속전극에 저항값이 매우 큰 저항이 직렬연결되는 상황과 비슷합니다. 따라서 전압을 인가해도 forward current 자체가 거의 흐르지 못합니다.
@@DevicePhysics 몇주동안 고민해온 문제가 많이 풀린것 같습니다! 친절한 답변 정말 감사드립니다
안녕하세요! 강의 정말 유익하게 잘 보고 있습니다. Ef를 수평으로 맞출때 메탈이나 실리콘 중 뭐가 올라가고 내려가는건 상관없는건가요?
metal 의 workfunction, Si 의 electron affinity 와 같은 물리적 파라미터를 기준으로 맞추는 것이기 때문에, 뭐가 올라가든 내려가든 결과는 동일합니다.
교수님 안녕하세요!
공부하다 여쭤보고 싶은게 생겨 질문드리게 되었습니다.
쇼트키 접합은 metal - lightly doped semi 접합일때, 오믹은 metal - highly doped semi 접합일 때 발생한다는 이야기를 학교 교수님께 들었는데,
그 이유가 무엇인지 궁금합니다. 오믹의 경우에는 교수님 3.4 강의를 보고 감을 잡았는데,
쇼트키 접합의 경우 metal-n semi 접합이고 금속의 일함수가 더 큰 상황에서, n이 고동노 도핑일수록 금속과 반도체의 일함수 차이가 더 커져, 쇼트키 장벽이 더 뚜렷해지는 거 아닌가요?
혹시 쇼트키 장벽이 너무 뚜렷할 경우 forward bias를 가한 경우에도 n 에서 metal로 diffusion이 일어나기 어려워서 lightly doping을 선호하는 것일까요?
뒤에 [기초반도체공학|3.4] 강의에 설명이 있습니다.
교수님 좋은 강의 해주셔서 감사합니다
혹시 샤키배리어가 p타입에서는 정공이 금속쪽에서 바라봤을때의 장벽이라면 그때의 샤키배리어 식은 n타입일때와 동일한가요??
다릅니다. p type에 맞게 다시 유도해야 합니다.
유도해보았는데 Eg-(금속의 일함수-전자친화도)가 p타입에서의 샤키배리어가 맞을까요?
교수님 안녕하세요. 교수님 덕분에 많이 배우고 있습니다. 감사합니다.
강의 내용과는 다소 관계가 없지만 contact과 관련하여 궁금한 점이 생겨 질문드립니다.
강의 1분에 나온 Schottky junction에 관한 그림을 바탕으로, probe station을 사용하여 contact을 하는 상황을 고려해 보았습니다.
보통 probe station을 활용해서 contact을 한다고 생각했을 때, metal 부분에 tip이 닿는 것은 딱히 이상함이 없다고 이해했습니다.
그러나 n type silicon에 tip을 대는 것이 잘 이해되지 않았습니다. n type silicon과 tip이 ohmic contact을 형성한다고 이해해야 할까요?
일반적으로 contact은 금속에 하는 것으로 알고 있습니다. 그림에는 표기되지 않았지만 contact을 위한 metal이 n type silicon에 더 붙어 있는 것이라면 이 역시 또 하나의 ms junction이 형성되는 것일까요?
뒤에 나오는 강의에 내용이 있습니다. n++ 로 도핑농도를 높게 하여 metal 과 접촉하면 ohmic contact 이 형성됩니다.
만약 도핑농도가 낮으면 경우에 따라 Schottky barrier 가 형성될 수도 있습니다.
@@DevicePhysics 설명해주셔서 감사합니다!
안녕하세요 교수님 21:15에서 두번째 ohmic이 왜 depletion이 없는지 의아한게 전자가 오른쪽에서 왼쪽으로 넘어가면 그게 곧 depletion 영역이 생기는것 아닌가요?
depletion region 의 정의를 다시 이해해보길 바랍니다.
안녕하세요. 강의 잘 듣고 있습니다!!! 감사합니다.
schottky접합에서(n-type) 공핍층이 유도되는 이유가 잘 이해가 가지 않습니다. 페르미 레벨이 반도체 쪽이 더 높으니 반도체에서 금속쪽으로 전자가 빠져나가면 가운데 영역에는 도너 이온들의 (+) charge만이 남게 되는데 이것이 어떻게 내부 전기장을 유도할 수 있는 것인가요? 공핍층에서 에너지 밴드의 기울기가 음의 값이니 전기장도 왼쪽으로 작용하는데 이것이 잘 이해가지 않습니다.
depletion approximation에서 본 것처럼 xn에 가까워질수록 도너 이온이 줄어들어 공핍층 내부에선 전기장이 오른쪽으로 있어야할 것 같은데 이것과 모순되는 것 같기도 하고요.
앞에서 배운 pn접합과 완전히 원리가 동일하니, pn접합부터 다시 이해해보길 바랍니다.
교수님 항상 수고가 많으십니다. 그러면 11:00에 나오는 메탈의 일함수가 클때 상황에서 인터페이스쪽에서 페르미 에너지는 그대로 평평한거에요???
E0가 휘게되니까 접합쪽에서 반도체의 일함수값을 유지하려면 어느정도 휘어야 하는거 아닙니까?!
[물리전자공학]에서 배웠듯이 열적평형상태일때는 페르미레벨이 수평합니다.
그리고 반도체의 일함수 값은 상수값이 아닙니다.
@@DevicePhysics ㅠㅠ아직 잘 모르겟어요. schottky 컨텍에서 인터페이스 쪽을 볼때 페르미레벨이 일정하잖아요. 근데 반도체의 전자친화도를 유지하기 위해 E0가 인터페이스 부분 부터 휘게되는데 그러면 인터페이스 부근에서 베큠레벨과 페르미 레벨 차이인 반도체의 일함수가 유지가 안되지않나요?? 피피티보면 벌크쪽에다가 같다고 표시하길래 헷갈립니다!
전에도 이야기했듯이 반도체의 일함수는 상수값이 아닙니다. 그러니 일정하게 유지가 안되도 상관없습니다.
@@DevicePhysics 오...제가 답변을 베큠레벨이랑 일함수랑 착각햇네요...!감사합니다!!!
work function은 fermi level로 부터 vaccum level까지의 크기인데 work function이 다른 metal과 semiconductor를 접합했을때 fermi level이 수평하게 되는데 이렇게 되면 두 물질의 work function이 같게 되는거 아닌가요.....?
vacuum level 은 페르미레벨 처럼 수평하게 유지되지 않고 휘어집니다. 즉, MS 접합이 형성될 때, 두 물질의 workfunction 값에 맞추어 vacuum level 이 휘어집니다. [기초반도체공학|4.1] 강의를 보면 MOS capacitor 의 에너지밴드가 나오는데, vacuum level 이 휘어지는 것을 볼 수 있습니다.
교수님 좋은 강의 감사합니다 P타입일 때 Schottky barrier 관련 질문 있습니다.
P타입의 경우 forward bias를 걸어줘도, metal의 fermi level과 semiconductor의 valence band의 에너지 차이는 일정하므로 h+가 metal에서 semiconductor 방향으로 이동하기 어렵지 않나요? (hole의 경우 Energy diagram에서 낮은 준위일수록 에너지가 더 높기 때문에)
정확히 무엇이 궁금한것인지 잘 이해가 되지 않습니다.
아마도 forward bias 를 잘못 이해하고 있는 것 같은데, forward bias 는 전류를 잘 흐르게 하는 전압을 의미 합니다.
따라서 p-type 인 경우는 금속쪽에 음의전압(-)을 인가한 상황입니다.
metal 페르미레벨 보다 si 컨덕션밴드가 더 위에 있으면 역방향 전압을 인가했을때 장벽이 생기지 않나요??
강의에서 설명했듯이, Si 의 페르미레벨의 위치가 중요한 것입니다. 컨덕션밴드의 위치 만으로는 답할 수 없는 질문입니다.
교수님 질문이 많아서 죄송합니다ㅠㅠ p type이면서 파이s > 파이m인 경우에는, 파이B0가 Efm에서 Ec까지가 아니라 Efm에서 Ev까지인 건가요...?
네 맞습니다. 금속에 있는 majority carrier 가 느끼는 에너지 장벽의 크기가 파이B0 입니다.
@@DevicePhysics 감사합니다!!!
@@DevicePhysics 교수님, 시간이 좀 흘렀지만 궁금한게 더 있어서 댓글 남깁니다...
9:25에서 파이m>파이s & n type일 때 파이B0=파이m-전자친화도로 되어있는데,
이 식이 파이s>파이m인 & p type일 때는 파이B0=파이m-전자친화도-Eg라고 생각하게되면 파이B0가 음수가 나오게되는데 그래도 괜찮나요? 아니면 답을 낼 때는 절댓값을 씌워서 양수로 내야할까요?
안녕하세요 교수님 좋은 강의 감사드립니다. MS접합 Rectifying 특성에 관해 궁금한 점이 있어 문의 드립니다.
MS접합을 이루고 I-V 커브를 확인했을 때, Rectifying 특성의 전류 단위가 중요한가요? (예를 들어 mA 인지 uA인지) 아니면 단위를 떠나 Rectifying 특성의 커브가 나타나기만 하면 되는건가요?
질문이 무엇을 물어보는것인지 정확히 이해되지 않습니다. 다이오드의 전류의 양은 결국 단면적(A)에 비례하기 때문에 rectifying 특성과는 전혀 상관 없습니다. 그래서 반도체소자에서 항상 중요한 것은 전류밀도 입니다.
@@DevicePhysics 제가 잘 못 생각하고 있었던 것 같습니다. 이해 됐습니다.
답변 감사드립니다.
9:24 에서 depletion region이 위로 휘는게 이해가 되지 않습니다.
electron이 metal로 넘어가면 surface 부분에는 +를 띄는 donor ion이 남기에 surface 부분에서는 energy가 낮아야 하는거 아닌가요?
Si 의 depletion region 은 접합이 만들어진 후 아래쪽으로 휘어집니다. 다시 다이어그램을 확인 바랍니다.
@@DevicePhysics 주말인데 답변해주셔서 감사합니다. 계속 똑같은 질문 드려 죄송합니다.
10:57 에서도 언급하셨듯이 Si의 Ef가 Metal의 Ef보다 높기에 Si의 electron이 metal 쪽으로 diffusion 되고 donor fixed ion이 생긴다라고 말씀해주셨는데 그렇다면 electron 입장에선 + 쪽으로 갈려하기에 energy가 낮게 밑으로 휘어져야 하는거 아닐까요? 하지만 11:04 에서는 위로 휘어져 있게 표현되어 있어 이해가 되지 않습니다.
추가적으로 구글링을 해봐도 설명이나 그림이 틀리신 것 같진 않고 제가 잘못 생각하고 있는 부분이 있는 것 같은데 어디가 잘못된 걸까요?
@@upap-l6w 위로 휘어진 부분이 없는데 어디를 말하는 것인지 모르겠습니다. 실리콘의 밴드는 아래쪽으로 휘어져있습니다.
@@DevicePhysics 11:04 그림으로 말하자면 si와 metal이 붙어있는 쪽의 energy band가 si의 neutral region의 energy band 보다 올라가있는데 이것을 보고 위로 휘어졌다고 하지 않나요...?
@@upap-l6w 아닙니다. Si 의 밴드는 원래 위치보다 아래로 내려오기 때문에 그림과 같은 ms junction 이 만들어 지는 것입니다.
안녕하세요 교수님 20:38 때 밑에 그림에 보면 위쪽 오른쪽에서 2번째 그림 보면 forward bias를 인가했는데 왜 Va가 0보다 작죠? Va가 0보다 커야 forward bias아닌가요?
forward bias는 전압의 극성으로 정의되는 것이 아닙니다. 전류가 잘 흐를 수 있을때의 전압이 forward bias입니다.
교수님 안녕하십니까 강의를 듣다가 이해가 잘 안되는 부분이 있어서 질문 드립니다.
1. Schottky contact에서 Depletion region이 형성되는 이유가 실리콘의 페르미 레벨이 금속보다 높아서 안정적인 상태를 만들기 위해 전자가 이동하고 fixed charge를 형성해서 발생한다고 알고 있습니다. Ohmic contact의 경우엔 금속이 실리콘보다 페르미 레벨이 높기 때문에 실리콘으로 전자가 이동해서 앞의 이유과 같이 Depletion regeion을 형성 할 것 같은데 왜 발생하지 않는지 잘 모르겠습니다..
2. PN junction의 경우 Depletion regeion에서 (-)와(+)가 존재하여 built in E가 형성되었는데 Schottky contact에서 형성된 Depletion region의 경우엔 (+)전하 밖에 없는것 같은데 그럼 여기서 형성되는 built in E는 어떻게 형성되는건지 궁금합니다.
1. 금속에는 캐리어가 엄청나게 많기 때문에 depletion region 이 발생하지 않습니다.
2. E-field 는 상대적인 전위차(전압)이 형성되면 발생합니다. 따라서 실리콘쪽에 (+) 전하가 생겼고, 금속쪽은 중성(접지)이기 때문에, 실리콘과 금속 사이의 전위차가 발생하니까 E-field 도 형성됩니다.
@@DevicePhysics 항상 감사합니다 교수님!
교수님 교재에 그림 9.13에 Øm
교재 오타입니다.
junction 공부하면서 기본 개념이 헷갈려서 그러는데,
Ef는 전자가 존재할 확률이 1/2인 지점이어서 도핑에 따라 높이가 바뀌는 건 이해했습니다
그럼 Ei는 정확하게 무엇을 의미하는 것일까요??
밴드의 중간지점을 Ei라고 생각하고 있었는데 Ei도 도핑에 따라 바뀌는 것 같아서 개념이 헷갈립니다
Ei 는 intrinsic Si 의 페르미레벨입니다. 그러니 애초에 도핑과 상관이 없습니다.
@@DevicePhysics 그러면 도핑을 하고 난 후에는 Ei의 개념은 아예 신경쓰지 않아도 되는건가요 ??
@@지유-q4c 캐리어의 농도를 Ef 와 Ei 의 차이로 구할 수 있습니다. [물리전자공학] 내용을 복습 먼저 하는게 좋겠습니다.
안녕하세요, 교수님
강의중에 metal 은 Ec Ef Ev 가 모두 같은 위치에 있어서 전자와 홀이 매우 많다하셨는데,
metal에서 홀이 어떻게 존재하는지 궁금합니다! 설명해주시면 감사하겠습니다
여기서 metal 안에 홀도 많다고 설명한 이유는, 학생들이 metal 과 p-type Si 이 접합을 형성하였을 때, metal 에는 전자만 많고 p-type Si 에는 홀이 많기 때문에 어떤 특별한 문제가 발생할 것으로 추측하는 경우가 많았기 때문입니다. metal 은 자유전자가 많지만, 그만큼 홀도 많은 상황이라고 간주하면 p-type Si 과 접합하였을 때도 hole 만 majority carrier 로서 고려되면 되기 때문에 별다른 어려움 없이 해석할 수 있습니다.
이미 물리전자공학에서 배웠듯이 홀은 자유전자가 생성되면서 발생하는 빈자리입니다. 따라서 metal 은 자유전자가 매우 많기 때문에 홀도 매우 많은 상황이며, 전자와 홀의 generation/recombination 이 Ec=Ev 이기 때문에 매우 쉽게 빈번히 일어나고 있는 상황으로 간주하면 됩니다.
안녕하세요 교수님, 강의 잘 듣고 있습니다. 질문 한가지만 드리겠습니다
shottky barrier height과 Built-in-potential의 차이가 궁금합니다.
shottky barrier height이 왜 metal workfunction - affinity일까요? shottky barrier height이 Vbi보다 높은 이유를 모르겠습니다.
schottky barrier height 는 금속에서 majority carrier 가 느끼는 에너지 장벽입니다. 에너지밴드 다이어그램을 그려보고 이해해보세요.
안녕하십니까, 교수님. 좋은 강의에 항상 도움 받고 있습니다! 궁금한 부분이 있는데, ohmic contact의 경우 페르미 준위차 때문에 금속에서 반도체쪽으로 전자가 이동하여 space charge가 형성되지 않는다고 이해했는데, 반도체 쪽에서 바라보는 장벽이 없다시피 하면 결국 전자가 반도체쪽에서 금속쪽으로 쉽게 이동할 수 있어서 반도체 쪽에 space charge가 발생할 수 있지 않나요?
그냥 에너지장벽이 없다고 캐리어가 이동하지는 않습니다. 농도차이가 있거나(확산), 전기장(드리프트)이 가해질 때 이동합니다.
이미 질문에서 설명했듯이 페르미준위 차이(전위차) 때문에 금속에서 반도체쪽으로 전자가 이동하게 되고, 이 때문에 에너지밴드의 휘어짐(built-in E-field )가 발생하면서 전자가 금속쪽으로 이동하려는 힘을 받습니다. 결과적으로는 평형상태에서 균형을 이루며, 이 과정은 앞에서 배운 pn접합과 동일합니다.
@@DevicePhysics 답변 정말 감사드립니다. 그렇다면 ohmic contact에서도 열평형 상태가 아니라 forward 또는 reverse 전압이 인가되면 금속쪽에 축적된 전자나 반도체쪽의 이온화된 donor로 인해 space charge가 발생할 수 있는건가요?
아닙니다. 캐리어가 계속 전극을 통해 공급되고 빠져나가기 때문에 depletion region 이 생성되지 않습니다.
@@DevicePhysics 감사합니다! 많은 도움이 되었습니다 ㅠㅠ
혹시 MS Junction 뒤에 MOSCAP, MOSFET,BJT 부분도 다뤄주시나요?
BJT 는 다루지 않고, MOS 와 MOSFET 을 다룰 예정입니다.
안녕하세요! 교수님 강의를 듣다가 헷갈리는 부분이 있어 여쭤봅니다! Ohmic과 schottky를 판단할 때는 주로 semiconductor 내에 major carrier가 이동하는데 barrier가 있나없나로 판단하나요..? Metal 내 carrier의 이동은 고려하지 않는 건가요?
metal 내부의 어떠한 carrier의 이동을 고려해야 한다고 생각하는 것인가요?
@@DevicePhysics 예를 들어 n type 반도체와의 접합 시 metal에서 반도체로의 전자 이동은 고려해야 하는 건가 해서요!
당연히 고려해야 합니다.
교수님!! 전극이 양쪽에 source, drain에 있고, drain쪽에 +전압이 걸려서 양전극간의 전위차가 존재할때, 밴드다이어그램 그릴려면, 에너지 페르미레벨을 어느 전극에 맞춰야하나요?
전압의 의미는 이미 배웠겠지만 전위차 입니다. 즉 상대적인 전위의 차이값이기 때문에 절대적인 기준점이 있는것이 아닙니다. 따라서 질문의 답은 아무 전극에나 맞춰서 그리면 결과는 동일합니다.
15:50
질문이 있습니다, 교수님! 또는 다른 분이 답해주셔도 감사할 것 같습니다.
MOSFET에서는 절연체가 사이에 있는데 어떻게 depletion이 생기나요?
그리고 에너지밴드에서 전지 접지 전후 에너지준위가 변하지 않는 점이 있는데 거기는 왜 안 변하나요?
이 질문은 앞에서 MOS, pn접합, MS접합을 잘 이해했다면 당연히 답을 알고 있어야 할 질문입니다.
1. 절연체가 있는것과 depletion 이 생기는 것은 전혀 관계가 없습니다. MOS 를 다시 이해해 보길 바랍니다.
2. '전지 접지 전후' 라는게 무슨 말인지 모르겠는데, 아무튼 에너지밴드 다이어그램이 그려지는 원리는 pn접합 때부터 계속 같은 원리였습니다. 그러니 앞에서 배운 것들부터 다시 복습해보길 바랍니다.
마지막 그림에 p타입반도체에서 Forward bias 일때 왜 V
질문이 정확히 무엇이 궁금한것인지 이해되지 않는데, 왜 잘못된것이라 생각하나요?
@@DevicePhysics n형 반도체에서 forward bias일때 V>0이라서 p형 반도체에서도 똑같이 적용하는 줄 알았는데 반대라고 나와있어서 그 이유를 모르겠습니다...
@@파란-m6w 아마도 forward bias 의 정의를 잘못알고 있는것 같은데, 그냥 다이오드에서 전류가 잘 흐르는 전압의 극성이 forward bias 입니다. 꼭 forward bias 가 양의전압일 필요는 없습니다.
안녕하세요 교수님. 수업 너무 잘 듣고있습니다. 혹시 저 임의로 변하는 vacuum level이 하는 역할은 무엇이고 필요한 이유가 무엇입니까?? 일함수는 고정값인데 저 진공준위는 임의의 에너지 레벨이란게 이해가 안갑니다.....
회로에서의 접지(GND) 와 비슷한 개념으로 이해하면 됩니다. 회로 내에서 어떤 지점의 전압을 말할 때는, 사실 그 지점과 접지 사이의 전위차를 뜻하는 것과 유사합니다.
일함수는 금속에 있는 전자를 원자핵의 영향이 미치지 못하는 공간으로 완전히 끄집어낼 때 필요한 에너지 입니다. 그리고 원자핵의 영향이 전혀 미치지 못하는 공간이 바로 진공(vacuum) 입니다. 여기서 일함수를 정확히 정의하려면, 전자가 진공에서 가지는 에너지레벨을 정확히 정의해야 합니다. 즉 다시 말하면, 전자가 금속 안에 위치하고 있을 때의 에너지 값과 진공에 위치하고 있을 때의 에너지 값의 차이가 일함수 값이 됩니다. 결국 vacuum level 이 일함수를 정의하기 위한 기준점이 됩니다.
다만 회로에서의 접지와 vacuum level 이 다른점은, 회로에서의 접지는 변하지 않는 절대적인(고정적인) 기준이지만 (=0 V), vacuum level 은 그냥 가상의 에너지레벨 입니다. 다시 말하면, vacuum level = 0 eV 이런 식으로 정의되는 에너지레벨이 아니라, 단지 일함수 또는 전자친화도와 같은 물리량을 정의하기 위해 설정한 임의의 에너지레벨입니다. 따라서 물질이 달라지면 vacuum level 도 물질에 따라 달라지며 (절대적인 기준점이 아니기 때문에), 두 물질이 접합을 이루면 에너지밴드의 상황에 맞게 vacuum level 도 휘어질 수 있습니다 (휘어지는 것 자체에 물리적인 의미가 없습니다).
@@DevicePhysics 뒤늦게 확인했네요.. 상세한 답변 감사합니다! 한번에 이해 했습니다. 항상 잘 보고 있습니다. 감사합니다!
안녕하세요 교수님,
21:50 정도에 설명하신 부분에서 ohmic contact 에선 depletion region 이 없다고 하셨는데, band 가 휘어진 것 자체가 depletion region 을 표현한 것 아닌가요?
에너지밴드가 휘어진 것은 E-field 가 존재한다는 뜻입니다. 밴드가 휘어진다고 depletion region 이 생기는 것이 아닙니다.
Reverse 혹은 foward bias에서 두 물질의 fermi레벨 높이가 달라지는데 뭐가 올라가고 뭐가 내려가는건가요??
그걸 고려하지않아도되는건가요??
선수과목인 [물리전자공학]에서 이미 배운 내용이니 복습을 먼저 해보길 바랍니다.
안녕하세요 교수님 강의 너무 잘 듣고 있습니다. 그런데 궁금한게 생겼는데, 혹시 전자친화도가 메탈의 일함수보다 높아도 밴드가 위로 휘어지는 형태로 그려지면 즉 ohmic contact이면, barrier height는 없다고 보는 건가요? 아니면 전자친화도가 메탈의 일함수와 같거나 작아서 barrier가 없다고 하는건가요?
강의에서 설명했듯이 전자친화도로 따지는 것이 아니라 일함수의 차이를 알아야 합니다.
그런데 barrier height 식이 메탈의 일함수에서 전자친화도를 뺀것아닌가요??@@DevicePhysics
@@김어진-z3k barrier height 는 항상 강의자료에 나온 식으로 구할 수 있는것이 아닙니다. 어떤 물질끼리 접합하느냐에 따라 상황에 맞게 식을 구해서 계산해야 합니다.
넵 알겠습니다! 답변해주셔서 감사합니다@@DevicePhysics
12/12 12시24분
교수님 안녕하세요 12:45의 그림에 대한 질문입니다.
1) reverse bias 일때는 금속의 E_F가 반도체의 E_f보다 위이고 forward일때는 반대인 것을 확인할 수 있는데 이 특성은 bias의 크기와 상관없이 forward냐 reverse냐에 의해서 결정되는 것이라고 생각해도 되나요?
2) 전자의 이동은 항상 conduction 밴드에서만 이뤄지는 것이라고 생각하는 게 맞나요?
매번 감사드립니다. 전공공부의 빛이십니다ㅠㅠ
1) pn접합을 제대로 이해했다면 이미 알고 있어야 할 질문입니다. 앞에서 배운 pn접합을 다시 복습 바랍니다.
2) 어떤 점이 궁금한 것인지 질문의 의미를 정확히 모르겠습니다.
@@DevicePhysics 모르는 부분을 알려주셔서 감사합니다. 앞부분을 다시 학습해보겠습니다!!
안녕하세요, 교수님. 좋은 강의 정말 감사합니다! 교재를 보던 중 궁금한 점이 생겨 질문드립니다. Forward bias가 인가된 metal-n type semiconductor contact 에서, 순 전류밀도=(반도체로부터 금속으로 흘러들어간 전자로 인한 전자전류 밀도) - (금속으로부터 반도체로 흘러간 전자들로 인한 전자전류 밀도) 라는 식을 봤습니다. forward bias이기 때문에 영상에서 설명해주신 것처럼, 전자가 낮은 에너지로 가려고 하기 때문에 반도체에서 금속으로 흘러들어가는 전자의 움직임이 발생하는 것은 이해했는데, 금속에서 반도체로 흘러들어가는 전자의 움직임이 왜 발생하는 건지 궁금합니다. pn junction에서의 역방향 전류와 비슷한 개념인 것 같은데..반도체 쪽에 생긴 Nd+의 공핍층과 금속의 자유 전자들 사이에 drift라도 발생하는 것인가요?
일단 먼저 금속에서 반도체쪽으로 이동하는 전자는 없습니다.
교재의 부호 설정이 조금 헷갈리게 되어 있는데, 금속에서 반도체쪽으로 이동하는 전자가 만들어내는 전류밀도를 J(m-->s) 로 정의하였습니다. 따라서 J(m-->s) 는 방향이 (전자의 이동방향과 반대로) 음의 값을 가집니다.
그리고 나서 전체전류밀도 구하는 식에서, J = J(s-->m) - J(m-->s) 로 구하기 때문에, J(m-->s) 앞에 마이너스 부호가 붙어 있습니다. 따라서 최종적으로는 금속쪽에서도, 전자가 반도체에서 금속쪽으로 이동하는 것을 고려하고 있는 것입니다.
@@DevicePhysics 자세한 설명 감사드립니다.
항상 강의 잘 듣고 있습니다. 다름이 아니라 21:50 부분 맨 마지막 나오는 그림에서 질문이 있습니다. piS>piM인 경우 ohmic 특성을 가지게 되는데 평소에는 ohmic 특성을 가지면 무조건 전류가 잘 흐르는 것으로 알고 있었습니다. 근데 reverse bias일 때 밴드 다이어그램을 보면 전자가 이동하지 못해 전류가 잘 흐르지 못할 것으로 보이는데 제가 잘 이해한 것인지가 궁금합니다! 감사합니다.
물론 ntype silicon일 경우에 질문드린겁니다
그림에서는 metal 과 Si 사이에 약간의 에너지 장벽이 있는 것처럼 그려져 있어서 혼동이 오는 것 같습니다.
p-type ohmic 그림처럼 조금 더 metal/Si 경계면 쪽에서 밴드가 휘어져 있게 그려지면 이해하기 편할 것 같습니다.
[기초반도체공학|3.4] 강의에서 설명하는데, 실제로 ohmic contact 을 만들 때는 workfunction의 차이를 이용하지 않고, 높은 도핑을 사용해서 만듭니다.
뒷부분 강의를 듣고 나면, 이해가 되실 겁니다.
@@DevicePhysics 감사드립니다😁
안녕하세요 반도채 쪽으로 진로를 정한 고등학생입니다!
제가 학교에서 포텐셜에너지장벽을 배웠는데요 혹시 이 영상에서 말한 에너지장벽을 말하는 건가요?
글고 그렇다면 12:20 에서 상대적으로 쉽게 넘어갈 수 있다는게 터널링 현상일까요?
1. 포텐셜에너지장벽은 물리학에서 포괄적인 뜻을 가진 용어 입니다. 여기서는 '전기적'위치에너지장벽을 뜻합니다.
2. 터널링이 아닙니다. thermionic emission 이며, 뒤에 나오는 강의에서 다룹니다.
@@DevicePhysics 감사합니다 혹시 터널링에 관한 강의거 있을까요?
@@littlerendezvous4080 이 과목의 선수과목인 [물리전자공학] 강의에 있습니다.
안녕하세요 혹시 p타입과 금속 접합에서 금속에서 hole이 이동한다고 하는데, 금속에는 자유전자만 매우 많이 존재하지 않나요? 단순 금속 결합을 보더라도 전자구름으로 형성이 되어있는데 금속에도 hole이 존재한다는 것이 이해가 잘 되지않고, ohmic 접합부분에서 reverse 전압을 인가하면 metal에서 hole이 이동하는것이 이해가 되지않습니다...ㅠ
[물리전자공학]에서 배웠듯이, 전자가 이동하면 남은 빈자리가 홀입니다. 그리고 금속은 밴드갭이 없는 물질이어서 valence band로부터 conductiom band로 전자들이 쉽게 올라가기 때문에, conductiom band에 전자들이 많고 valence band에도 홀이 많은 물질로 간주하고 해석하면 됩니다.
안녕하십니까 교수님! 최근 ms접합으로 인한 contact resistance에 대해 알아보고 있는중인데, 궁금한 점이 생겨 질문드립니다.
MS간 conduction band 높이 차이로 인해 접촉저항이 생긴다고 생각하는데, 그렇다면 반도체의 종류를 바꾸어 일함수를 달리한다면 contact 저항을 조절할 수 있는 것이 맞나요?
또, Contact 저항과 반도체의 밴드갭은 딱히 관계가 없는 것인지 궁금합니다!
schottky barrier 가 contact 저항의 하나의 요인인것은 맞지만, 다른 요인들도 복합적으로 영향을 미칩니다. interface trap state, Fermi level pinning, surface oxidation, lattice mismatch 등도 contact 저항에 영향을 줍니다.
반도체의 밴드갭은 contact 저항에 직접적인 영향을 주지는 않으나, 보통 밴드갭이 클수록 높은 schottky barrier height가 만들어질 가능성이 높습니다.
우선 질문이 많아 죄송합니다.
1. 16:21 여기서 두 지점을 고정을 시켜놓고 페르미 레벨을 맞춘다고 하셨는데, 그럼 오른쪽 N-type에 있는 Ef 에너지레벨에 Metal의 Ef를 맞추는 것인가요?
2. 전압을 가하기 전의 상태를 보면, 오른쪽 에너지밴드의 built in 일함수는 메탈의 일함수에서 전자친화도 값을 뺀 값인데, 우연히 두 값의 에너지가 동일해서 built in 일함수값이 0이 되는건가요? ohmic 일 때 항상 built in 일함수가 0인게 아니라 그냥 저건 우연한 상황인 것 뿐이고 물질마다 다른 것으로 생각해도 되나요?
3. 왜 n-type의 Ec레벨과 Ef의 차이가 메탈의 일함수(=n-type의 일함수)가 되는지 이해가 잘 가지 않습니다. 전자친화도 값과 n-type의 일함수 값의 차이가 되어야하는 게 아닌가요? 그러다보니 오른쪽 에너지밴드에서 금속의 일함수와 n-type의 일함수 값이 동일해지는 것도 이해가 가지 않습니다.(왼쪽 에너지밴드의 일함수 값들을 기준으로 오른쪽 에너지밴드의 에너지 레벨간 간격은 일함수들의 차이가 되어야하는 것이 아닌가요?)
소자를 다시 복습하고 있는데, 기본기 실력을 늘리는데 너무 큰 도움이 되고 있습니다. 항상 감사합니다 교수님.
1. 실리콘의 Ef 를 기준으로 맞추던, metal 의 Ef 를 기준으로 맞추던 간에 결과는 동일합니다.
2. 네 맞습니다. 강의자료의 상황은 metal 의 workfunction = 실리콘의 electron affinity 인 특별한 상황입니다.
3. 오른쪽 에너지밴드의 Φm 과 Φs 는 무시하길 바랍니다. 잘못 표현되어 있습니다.
안녕하세요 교수님 좋은 강의 감사드립니다.
(9:00) Ec - Ef = KTln(Nc/n0) 에서 Ec-Ef 값이 경계(depletion쪽) 에서 작아져서 n이 증가한다는 논리를 보았고 교수님께서 depletion region영역에서는 평형상태가 깨진 상태이므로 이 수식을 사용할 수 없다는 댓글을 보았습니다.
그러나, 기초반도체 공학 4.2 10:30 부분에서 이 수식을 이용한 이유에 대해 알고 싶습니다.
Ec - Ef = KTln(Nc/n0) 을 Ec - Ef = KTln(Nc/ns) 로 바꾸면 열적평형상태가 아니더라도 사용 가능한 수식인지 궁금합니다.
감사합니다.
이 강의에 대한 질문이 맞나요? 9분쯤에 그런 설명이 없습니다.
안녕하세요 교수님 물리전자 독학하는데 엄청난 도움을 받았습니다. 정말 감사합니다. 다름이아니라 제가 공부하다가 모르는 것이 생겨서 혹시 도움 주실수 있을까하는 생각에 같은 주제인 쇼트키 정션 영상에 질문남깁니다! 쇼트키 접합으로 적합한 메탈을 찾는 문제였는데요, 주어진 도핑된 n-type si의 work function이 4.215ev 가 나왔는데, Al의 work function이 4.28ev이 주어졌습니다. 메탈의 work function이 반도체보다 커서 쇼트키정션으로 적합하다 판단했는데요, 솔루션을 보니 thermal energy에 맞지 않아 부적합하다라고 나와있는데 이해가 잘 가지 않습니다..
workfunction 의 차이가 고작 0.065eV 밖에 되지 않습니다.
상온의 에너지가 300K=0.026eV 이므로, 이 경우 schottky barrier 가 형성되지만 에너지 장벽이 너무 낮기 때문에, 상온에너지만으로도 캐리어가 에너지 장벽을 뛰어넘게 됩니다.
즉 제대로 된 barrier 역할을 하기 힘듭니다.
@@DevicePhysics 답변 너무감사드립니다 교수님!! 그렇다면 반대로 옴닉접합으로 적합한 것을 고를때, n-type반도체의 일함수가 메탈보다 크기만 하다면(ex. 3.8ev>3.76ev) 여기서는 배리어의 크기에 따른 thermal energy 고려를 하지 않아도 되는건가요??
@@해적-h9k 네 맞습니다.
@@DevicePhysics 감사합니다 교수님!
교수님 20:15 아래쪽 표를 보다가 의문이 들어 댓글 남깁니다
오믹 컨택에서 바이어스를 가해주었을 때는 메탈과 실리콘의 페르미 레벨이 꼭 이어져 있어야 하나요 ?
지금 그려진 페르미레벨은 정확히는 quasi-Fermi level 입니다.
[물리전자공학] 에서 배웠듯이, 전압을 인가해서 전류가 흐르는 상황이기 때문에 열적평형상태가 아닙니다. 따라서 전자와 홀에 대한 각각의 quasi-Fermi level (Efn, Efp) 가 그려집니다.
Efn 과 Efp 가 꼭 이어질 필요는 없습니다. 다만 금속의 경우, 전압이 인가되어도 Ef = Efn 으로 그대로 유지가 되기 때문에, 결과적으로 이어지는 것처럼 그려진 것입니다.
안녕하세요 교수님! 항상 강의 잘 보고 있습니다.
의문점이 생겼는데
만약 n-type 반도체 물질이 Ultrawide band gap을 가진 물질이고 금속의 일함수가 반도체쪽의 일함수보다 작을때 ohmic contact의 성질이 그대로 나타나는지 궁금합니다.
교수님이 말씀하신대로 에너지 밴드를 그려보는데 그림의 형태는 ohmic contact와 같으나
접합시 페르미 준위보다 반도체 쪽의 conduction band의 레벨이 너무 높아져 마치 장벽의 형태처럼 보이는거 같습니다.
혹시 어떻게 생각해야 할까요?
Forward bias에서는 정상적으로 semiconductor 쪽에서 metal쪽으로 전자가 잘 넘어오는거 같지만
Reverse bias 상황에서는 semiconductor쪽으로 장벽을 뛰어넘어가야하는 것처럼 그림이 보입니다.
생각하는 문제가 발생하는게 맞습니다. 보통 wide bandgap 물질들이 전력반도체로서 사용이 되는데, 접합 중간에 다른 물질을 추가해주거나, 열처리등 추가적인 공정을 통해 ohmic contact 을 형성해줍니다.
그러면 제가 생각한 상황은 ohmic contact이 아니라서 i-v curve가 linear하게 그려지지 않는다고 생각해도 괜찮을까요?
실상황에서는 쇼트키 다이오드 반도체 물질 접합부 표면에 고농도 도핑을 통해 depletion region을 줄이고 터널링 현상을 통해 ohmic contact 효과를 낸다고 들었습니다.
정확하게 ohmic contact라고 할 수 있는지 없는지 궁금합니다!
@@박준영-s1h 그건 어떤 금속과 어떤 반도체를 접합하는지에 따라 결과가 달라지기 때문에 확실하게 답을 할 수 없는 질문입니다. 일부 구간만 비선형적 특성을 보일수도 있고, diode 와 같은 정류특성을 보일수도 있습니다.
안녕하세요 교수님 11분 정도에 Depletion region 이 왜 형성 되는지 말씀해 주셨는데 혹시 그 도너 이온들의 경우 왼쪽부터 형성 되니까
그 전기장 방향이 왼쪽에서 오른쪽으로 형성 되어야 하는 것 아닌가요?? 에너지 밴드의 기울기가 음이기 때문에 오른쪽에서 왼쪽으로 형성 된다고 예상이 되는데 이해가 잘 되지 않습니다 ㅠㅠ.
그 Energy band 의 경우 정성적으로 이해를 하였는데 그 내부 전기장 방향이 이해가 잘 안가네요..ㅜㅜ 감사합니다.
즐거운 설 보내십시오!.
질문이 이해가 되질 않습니다. 11분에서 한 설명은 전압이 인가된 상황인데, 내부 전기장(built-in E-field)의 방향이 궁금한 것인가요?
전압이 인가되지 않은 상황에서 depletion layer 내에서 e field 방향에 관한 질문 이었습니다. 그 금속의 워크 펑션이 큰 경우 반도체의 페르미 레벨이 높아서 전자가 금속쪽으로 이동 하여서 디플리션이 생긴다고 하셨는데 (이 경우 이온은 왼쪽(금속과 접한 부분)부터 형성 돼서 전기장 방향이 왼쪽에서 오른쪽으로 형성 되어야 하는 것이 아닌지에 관한 질문이었습니다.) 감사합니다.
@@김-h7h5b 왜 오른쪽으로 형성된다고 생각하는지가 잘 이해가 되지 않습니다.
도너가 만드는 fixed charge 들이 (+)의 전하를 형성하고, 금속쪽이 상대적으로 전위가 낮기 때문에 왼쪽 방향으로 내부전기장이 형성됩니다.
그리고 이 내부전기장이 왼쪽 방향이기 때문에 실리콘에서 확산해오는 전자들을 막게되어, 결과적으로 평형상태를 만들게 됩니다.
@@DevicePhysics 아..제가 금속의 전위를 간과 하고 생각 했던 것 같습니다. 혹시 죄송한데 금속의 전위가 낮다는 것은 어떻게 알 수 있나요??! 주말에 계속 질문 드려서 죄송합니다..ㅠㅠ 친절한 답변 감사드립니다..!
@@김-h7h5b 금속의 workfunction이 실리콘의 workfunction 보다 크다고 가정한 상황이기 때문입니다.
안녕하세요 교수님 항상 강의 잘 듣고 있습니다.
마지막 슬라이드의 그림에서 쇼트키 접합 부분같은 경우에는 forward bias나 reversed bias 모두 equilibrium이 깨져 두 물질의 페르미 에너지의 연속이 깨졌습니다. 이에 반해 옴닉 접합 같은 경우에는 forward bias나 reversed bias 모두 두 물질의 페르미 에너지의 연속이 유지되고 있는데 왜 그런것 인가요??
답변 감사드립니다!
잘못 이해하고 있습니다. [물리전자공학]에서 배웠듯이, 평형상태가 깨지면 페르미레벨이 quasi-Fermi level 두개로 분리됩니다 (불연속이 되는것이 아닙니다). 강의자료의 그림에는 평형상태를 유지하는 영역만 페르미레벨을 그려놓았기 때문에 불연속인것으로 그려진 것입니다.
그리고 ohmic contact 의 경우 페르미레벨이 그려져있지 않습니다. 그 이유는 실리콘 전체 영역이 평형상태가 아니기 때문입니다.
@@DevicePhysics 답변 감사드립니다. 그런데 답변 뒷 부분이 이해가 잘 가지 않아 질문드립니다.
마지막 슬라이드에서 ohmic contact의 경우 전압이 인가되었을 때 quasi-Fermi level로 분리되지 않은게 이해가 잘 되지 않습니다. 그리고 ohmic contact의 경우 페르미레벨이 그려져 있는 것이 아닌가요..?
답변 감사드립니다!
@@김도영-c3f 제가 다른 슬라이드 그림을 보고 답변을 했네요. 다시 답변을 정정하겠습니다.
마지막 슬라이드에 그려진 에너지밴드에는 전압을 인가한 이후에는 quasi-Fermi level 이 그려져 있습니다.
quasi-Fermi level 은 연속적으로 이어지는게 맞으나, Schottky contact 인 경우 불연속적인 것처럼 그려져 있습니다.
사실 접합면에서 발생하는 depletion region 내에서의 quasi-Fermi level 은 그다지 중요하지 않기 때문에 (캐리어가 이동하는 상황이기 때문에), 가해준 전압만큼 페르미레벨의 차이가 depletion region 내에 발생한다는 점을 강조하기 위해 불연속 적으로 그린 것입니다.
ohmic contact 인 경우에는 실리콘 전체에 고르게 전압강하가 발생하기 때문에 quasi-Fermi level 도 실리콘 전체에 걸쳐 휘어집니다.
사실 이전에도 설명하였듯이, 페르미레벨이 연속/불연속 인 것은 그다지 중요한 점이 아니며,
외부에서 인가된 전압이 어느 영역에 영향을 미쳐, 결과적으로 페르미레벨의 차이가 어떻게 발생하는지를 이해하기만 하면 됩니다.
안녕하세요 교수님! 좋은 강의 잘 듣고 있습니다.
강의를 듣다 궁금한 점이 생겨 질문 드립니다.
5:45 에서 vaccum level은 상황에 따라서 바뀔 수 있다고 하셨는데 그림 상에서는 왼쪽 금속과 오른쪽 si의 vaccum level의 높이가 같게 나와있습니다.
이 부분 때문에 조금 헷갈리는 것 같은데, 그림의 표현과는 다르게 실제로의 level 값은 왼쪽과 오른쪽이 다르다고 봐야 하는 게 맞는지 궁금합니다!
항상 좋은 강의 감사드립니다:)
5:45 에서는 아직 접합을 형성하기 전이기 때문에 vacuum level 이 같게 표현된것입니다. 접합이 형성되면 에너지밴드가 휘어지는것에 맞추어 vacuum level 도 휘어집니다.
@@DevicePhysics vaccum level에 대한 답변 감사드립니다!
한 가지만 더 질문드립니다. 9:00 의 슬라이드에서 Depletion region에서의 Ec level이 휘어지는 이유를 수식적으로 생각해보고 있습니다...
물리전자공학때 배운 Ec - Ef = kt * ln(Nc/n0) 를 이용해서 생각을 해도 되는지 여쭤봅니다.
'온도는 일정하므로 n0값에만 의존한다고 생각하여 Depletion region 에서의 전자농도가 적으므로 Ec - Ef 값이 metal로 갈 수록 커진다' 라고 해석하여도 되는지 궁금합니다.
감사합니다!
아닙니다. depletion region 은 이미 평형상태가 깨진 영역이라 그 공식으로 설명할 수 없는 영역입니다.
안녕하세요 교수님 강의 내용이 아닌, 댓글을 읽고 헷갈리는 부분이 생겨서 질문드립니다
공핍영역에서는 기존에 평형 농도 구하는 식을 이용할 수 없다고 하여, 헷갈리는 부분이 생겼습니다.
지금까지 강의에서 그리고 후에 나오는 강의내용에서 band bending 에 의해 Ec와 Ef차가 발생되어 농도의 변화가 발생되는 것을 평형농도 식으로 증명해주셨는데, 여기서 말씀하시는 부분은 이와는 다른 개념인지 궁금합니다.
감사합니다
어떤 상황을 질문하는 것인지 잘 파악이 안되는데, 아무튼 depletion region 은 평형상태가 아니기 때문에 캐리어 농도 구하는 식이 의미가 없고, quasi- Fermi level 을 고려해서 생각해야합니다.
21:45 책갈피 ) Depletion region 존재하지 않는 거 다시 보기
안녕하세요 교수님! metal 과 silicon을 contact할 때 schottky contact 특성을 띄게 할 지 Ohmic contact 특성을 띄게 할 지를 Schottky Height(metal workfunctin - electron afinity) 가 0을 기준으로 양수인 지 음수인 지 로 이해해도 되나요?? 감사합니다!
잘못 이해하고 있는 부분들을 요약하면,
1. Schottky barrier height 는 항상 [metal workfunctin - electron affinity] 로 구하는 것이 아닙니다 (p-type Si 에서는 다름).
2. Schottky barrier height 는 ohmic contact 인 경우에는 정의가 되지 않습니다 (음수가 아닙니다).
3. Schottky barrier height 가 양수여도, ohmic contact 을 만들 수 있는 방법이 있습니다. [기초반도체공학|3.4] 강의를 참고 바랍니다.
@@DevicePhysics 감사합니다 교수님!
한가지 추가로 질문드리겠습니다. n type, p type semiconductor들이 ohmic 특성을 지닐때, depletion region이 없어서 semiconductor가 전압의 대부분을 받아서 휘어진다고 설명해주셨는데 n type, p type각각이 forward bias일경우 휘어지는 방향이 다른건 무슨이유 때문인가요?
forward, reverse bias 는 다이오드처럼 rectifying 특성이 나타날 때 전류가 잘 흐를 때와 흐르지 않을 때의 전압으로 정의합니다.
예를 들어 n-type 인 경우, metal 쪽에 (+) 전압을 가해야 전류가 잘 흐르게 되고, (-) 전압을 가하면 전류가 잘 흐르지 않게 됩니다.
따라서 n-type 인 경우 metal 쪽에 (+) 전압을 가할 때 forward bias 라고 말하며, (-) 전압을 가할 때 reverse bias 라고 말합니다.
p-type 인 경우는 반대가 됩니다.
metal 쪽에 (-) 전압을 가해야 전류가 잘 흐르게 되고, (+) 전압을 가하면 전류가 잘 흐르지 않게 됩니다.
즉, forward bias 와 revised bias 의 정의가 n-type 과 반대가 되기 때문에 밴드가 휘어지는 방향도 달라지게 됩니다.
안녕하세요, 교수님. Ohmic contact에 대한 에너지 밴드를 그려보는중인데, ohmic contact의 경우에도 금속에서 반도체쪽으로 전자가 넘어갈때 컨덕션 밴드가 금속의 페르미 준위보다 더 위쪽에 있는 경우 장벽을 느끼는 것이 맞나요? 이 경우는 장벽이 존재해도 그 값이 낮기때문에 전자의 이동이 원활하다고 생각해도 될까요?
네 맞습니다. 장벽이 있긴 하지만, 장벽이 크지 않도록 보통 설계 합니다.
교수님 질문이 있습니다... reverse bias는 장벽이 커지는 쪽으로 전압을 거는 거로 아는데,
16:48에서 reverse bias를 인가했는데 왜 Ec랑 Ev가 내려간 건가요...? 올라가야 장벽이 커지지않나요?
또한, 그전에 forward bias를 인가했을 때는 왜 Ec랑 Ev가 위로 올라가는 건가요?
아무리 생각해봐도 이해가 잘 안가서 여쭤봅니다ㅠㅠㅠ
forward/reverse bias 의 정의를 잘못 알고 있습니다.
forward bias 는 그냥 다이오드에서 전류가 잘 흐르게 하는 전압을 의미합니다 (전압의 극성과 상관 없음).
reverse bias 는 그냥 다이오드에서 전류가 잘 흐르지 못하게 하는 전압을 의미합니다 (마찬가지로 전압의 극성과 상관 없음).
n-type Si 으로 MS접합을 형성하면, 금속에 (+)전압을 인가할 때 전류가 잘 흐르게 됩니다. 이것이 n-type Si 일 때의 forward bias 입니다.
반대로 p-type Si 으로 MS접합을 형성하면, 금속에 (-)전압을 인가할 때 전류가 잘 흐르게 됩니다. 이것이 p-type Si 에서의 forward bias 입니다.
@@DevicePhysics 감사합니다 교수님... bias 개념을 잘못알고있었네요ㅠㅠ
그렇다면, Si n type에 reverse bias를 인가하는 것은 forward bias에 반대이므로 Metal에 -를 걸어주는 것인데 그러면 Si에는 +를 걸어주는 것이므로 전자가 Metal에서 Si로 쉽게 넘어오게 되는 것인 건가요!?
@@DevicePhysics 그리고 혹시 n type Si 기준 금속에 +전압을 인가했을 때 전자가 n type Si에서 금속으로 잘 넘어와서 forward bias인 것은 이해를 했는데 밴드가 왜 오른쪽 윗방향의 대각선으로 휘게되는 건가요? Ef는 수평인데 전자가 많이 넘어와서 junction쪽이 전자가 상대적으로 많아서 그런 건가요..?
@@김태완-j9e 전자가 어떤 방향으로 이동하는지는 강의에 이미 다 설명이 되어 있습니다.
그리고 밴드가 어떻게 휘어지는지는, 이전 과목인 [물리전자공학] 에서 배운 내용입니다. 이전 과목 영상을 먼저 복습 바랍니다.
그리고 Ef 는 전압이 인가되면 더이상 수평이 아닙니다. 이 부분도 이전 과목에서 배운 내용이니 복습 바랍니다.
@@DevicePhysics 감사합니다ㅠㅠ 시험이 얼마 안남아서 복습하기는 힘들겠지만 그래도 참고하겠습니다! 감사합니다
안녕하십니까. 10:00 ~ 11:00 에 밴드의 휘어짐에 관하여 설명한 부분에서 궁금한것이 있습니다. 반도체의 fermi level 이 더 높다고 가정했으므로 반도체영역의 전자가 더 많기 때문에 diffusion 으로 반도체에서 금속쪽으로 전자가 이동해서 반도체에 남은 양전하(중성이였는데 전자를 잃었으므로)가 전기장을 형성하기때문에 밴드가 휘어지는 걸로 이해하면 될까요? 감사합니다.
네 맞게 이해하고 있습니다.
@@DevicePhysics 네 감사합니다!
교수님 위에 대한 질문이 맞다면 10:40 경에 교수님이 말씀하신 에너지가 높은 전자가 안정된 금속의 페르미레벨로 이동한다는 말은 무엇인가요??
에너지 밴드가 전자의 밀도차에 의한 확산으로 만들어진것이라면,,
에너지가 높은 곳의 전자가 안정된 상태가 되기위해 금속쪽으로 이동한다는 것은 말이되지않는것같아서요ㅠㅠ 많이 무지합니다..ㅎㅎ
질문이 무슨 뜻인지 모르겠습니다. 무엇이 말이 안되며 본인은 어떻게 생각하는 것인지 구체적으로 질문 바랍니다.
rectifying의 경우 리버스 바이어스가 걸릴땐 빌트인 전압이 커지고 포워드 바이어스가 걸릴 떄는 빌트인 전압이 약해져서 휘어지는 데
ohmic contact의 경우에는 빌트인 전압은 없어서 무엇을 사용해서 전체가 휘어지는지 궁금합니다.(ohmic이 휘어지는 이유을 어떻게 생각해야될지를 모르겠습니다.)
앞에 pn 접합에서도 이야기 한 내용인데,
rectifying인 경우에는 depletion region 이 존재합니다. 이 영역은 전류가 잘 흐르지 못하는, 즉 저항값이 매우 큰 영역입니다.
따라서 외부에서 전압이 인가되었을 때, 대부분의 전압은 depletion region 에 걸리게 됩니다.
결론적으로 rectifying 인 경우에 밴드의 휘어짐은 대부분 depletion region 에서만 발생하게 됩니다.
ohmic 인 경우에는 depletion region 이 형성되지 않습니다.
따라서 외부에서 인가된 전압이 MS 접합 전체에 고르게 분배됩니다.
metal 은 저항이 매우 작으므로, 대부분의 전압이 Si 쪽에 걸리게 됩니다.
따라서 ohmic 인 경우에는 Si 쪽 밴드 전체가 휘어지게 됩니다.
그렇군요 감사합니다!
@@DevicePhysics 그런데 질문이 있습니다. 10:35초에서 반도체의 페르미 레벨이 금속의 페르미 레벨보다 높아서 전자들이 금속쪽으로 이동해서 depletion region이 형성된다고 하셨는데 이렇게 해석하는게 맞는 건가요? 답변 받은 내용을 통해서는 schottky barrier height로 인해서 전자들이 못넘어가고 빌트인 전압이 걸려서 오히려 메탈과 반대 쪽으로 흘러가게되서 공핍층이 생긴다고 이해했는데 무엇이 맞는건가요?? 금속쪽으로 이동하는지 이동을 못하는지 모르겠습니다.
@@shin1989 접합이 이루어지는 과정을 다음과 같이 정리할 수 있겠습니다. 지금 강의동영상을 다시 보니 depletion region 이 생기는 이유에 대해 제가 너무 간략하게 설명했네요.
1) 접합을 만든 직후에는 아직 페르미 레벨의 차이가 존재합니다. 이때는 Si 에 있는 전자들이 금속쪽으로 이동하면서 페르미레벨을 수평하게 맞추려고 하게 됩니다.
2) 페르미레벨이 점점 수평하게 맞춰지는 과정에서 built-in E-field 가 형성됩니다. 이 built-in E-field 는 전자가 금속쪽으로 이동하는 것을 점점 방해하게 됩니다.
3) 페르미레벨이 수평해지면 (thermal equilibrium), built-in E-filed 때문에 전자는 금속쪽에서 멀어지도록 강한 힘을 받게 됩니다.
따라서 depletion region 이 형성되는 이유를 말하자면, 초반에는 금속쪽으로 전자가 이동하기 때문에, 그리고 나중에는 built-in E-field 에 의해 전자가 이동하기 때문이라고 정리할 수 있겠습니다.
@@DevicePhysics 그렇군요 이렇게까지 자세하게 설명해주시다니 감사합니다!!! 덕분에 이해가 완벽하게 된 것같아요 그리고 이렇게 유튜브를 통해서 물리전자를 공부할 수 있게 강의 영상 올려주신것에 대해 항상 감사하게 생각하고 있습니다. 감사합니다
안녕하세요 교수님 강의를 듣다 질문이 생겨 댓글을 남기게 됐습니다.
Ms를 붙이기 전과 후의 에너지 밴드 다이어그램에서(n type이고 일함수가 메탈쪽이 더 큰 경우에 ) 접합하면 반도체쪽의 그래프가 아래로 볼록 처럼 휘어지는데 이거는 왜 그런건가요?? 위로 볼록 그래프로 그리면 안되는건가요?? '그래프의 휘어짐'을 어떻게 처리해야할지 잘 모르겠습니다
행복한 주말 되세요:)
페르미레벨이 수평하게 맞춰지는 과정을 이해하지 못한것 같습니다. 앞에서 배운 pn접합과 동일한 과정이니, pn접합부터 복습해보길 바랍니다.
@@DevicePhysics 다시 한번 공부해보겠습니다!
Φs>Φm인 ohmic contact 에서 depletion영역이 생성되지 않는 이유에 대해 고민하다가 질문 드립니다. 일단 depletion 영역은 고정이온들에 의해 형성되는 것으로 알고 있습니다. reverse bias의 경우 metal쪽의 전자가 si로 넘어가니까 넘어간 전자에 의해 metal쪽에 생긴 고정이온은 금속 특성상 많은 양의 hole들에 의해 곧바로 recombination되어 depletion영역이 생기지 않는다고 이해했습니다. 그렇다면 forward bias의 경우 si의 전자가 에너지밴드를 타고 metal로 가는데, 이때 증가하는 si쪽의 고정이온(Nd+)들은 어떻게 되는 것인가요?
접합이 형성되는 상황부터 잘못 이해하고 있습니다.
Φs>Φm 이므로, Si 쪽이 페르미레벨이 metal 쪽보다 더 낮습니다. 따라서 접합이 형성되면 metal 쪽에 있는 전자들이 Si 쪽으로 건너와서 평형을 이루게 됩니다.
즉, depletion region 이 형성되는 것이 아니라, metal/Si 경계면쪽에 전자의 축적층(accumulation layer) 가 형성됩니다.
다시말하면, ohmic contact 이 형성되는 상황에서는 depletion region 이 만들어지지 않습니다.
pn접합에대해 궁금한데요 , 질문 1. pn접합의 순방향바이어스 경우에는 공핍영역이 적어서 표동전류가 적게되어서 확산전류를 상쇄하지못해 전자에의한전류, 정공에의한전류가 흐르는게 맞나요? 질문 2. 역방향바이어스의 경우에는, 공핍영역이커서 표동전류(전계에의한 전류)가 커지게되어서 확산전류를 상쇄하게되어서 전류가 못 흐르는거 맞나요? 근데.. 이 표동전류가 커지게되면 표동전류에의한 전류가 흘러야 하는거 아닌가요? 질문3. pn다이어그램그릴때 항상 왜 p쪽이 높은쪽에있나요???
1. 아닙니다. 공핍영역의 폭과는 상관 없습니다. 에너지 장벽의 높이가 낮아져서 전류가 잘 흐르게 되는 것입니다.
2. 1번과 마찬가지로 잘못 이해하고 있습니다. 에너지 장벽의 높이가 커지기 때문에 전류가 흐르지 못하는 것입니다.
3. 질문들을 보니, 물리전자공학 때 배운 에너지밴드에 대한 개념을 이해하지 못하고 있는 것 같습니다. pn 접합을 이해하기 전에 우선 에너지밴드부터 다시 복습해보길 바랍니다.
안녕하세요 교수님 한가지 여쭤볼 사항이 있기에 댓글 올려보았습니다.
1) 12:04초에 Forward bias에서 +전압을 인가했기에 P형에 있는 일함수는 감소한다. 라는 말씀을 하셨습니다. 이에 저는 일함수가 금속에서 전자를 떼어내는데 드는 최소한의 에너지이고, 여기에 +전압이 인가되면 +전압이 전자(-) 에 전기적 인력 영향을 주기에 전자를 떼어내는데 최소한의 에너지가 감소된다 로 이해를 하였는데요. 이렇게 이해해도 괜찮은 것일까요??
그런식으로 에너지밴드 다이어그램을 해석하려면 너무 복잡해집니다.
[물리전자공학|3.5] 강의에서 설명하였듯이, 에너지밴드 다이어그램은 전자의 위치에너지를 그린 그림이기 때문에, (+) 전압을 가한쪽이 아래로 내려가게 그려집니다.
이렇게 에너지밴드 다이어그램의 원리를 이해한 다음에는, 심플하게 (+) 전압을 가하면 아래쪽으로 내려간다고 이해하는 것이 에너지밴드 다이어그램을 훨씬 쉽게 이해할 수 있습니다.
안녕하십니까 교수님 교수님의 강의 들으며 많은 부분 보완하고 있어 너무 감사드립니다.
한가지 헷갈리는 것이 있어서 질문이 있습니다.
M-s 접합면에서 실리콘이 멀어지는 부분(다시 밴드가 평행해지는 부분) 은 페르미 준위가 접합으로 인해 변화를 했음에도 기존 접합하지 않았을때에 Ec-Ef값과 접합을 하고 난뒤 Ec-Ef값이 같은지 다른지에 대하여 질문드립니다 교수님!
같습니다. pn접합에서의 중성영역과 동일합니다.
감사합니다 교수님
안녕하세요 교수님 방학 때 교수님 강의 들으면서 부족한 부분 많이 보완해나가고 있어서 너무 감사드립니다.
한 가지 헷갈리는 게 있어서 질문 드립니다!
workfunction이 실리콘이 더 큰 metal n type junction에서 아무 전압을 가하지 않았을 경우에 fermi level이 metal 쪽이 더 높으니까 접합하였을 때에 전자의 움직임은 실리콘 쪽으로 가는데 접합 후에 에너지 밴드에서 휘어진 에너지 밴드로 인해 생성된 전기장의 방향이 오른쪽이라 왼쪽으로 전자의 drift가 발생되어 depletion region이 생길 것 같다고 생각이 드는데 혹시 제 생각 중에서 어디가 틀린 부분인지 알려주시면 감사하겠습니다.
에너지밴드의 모습은 16:00 부터 설명을 하였기에 이해했을 것이라 생각합니다.
잘못생각하고 있는 부분은, 휘어진 에너지밴드로 인해 전기장의 방향이 오른쪽이라 왼쪽으로 전자가 drift 하는 것은 맞습니다.
n-type 반도체 이기 때문에 depletion region 이 형성되는 것이 아니라, Si/metal 경계면에서 전자의 농도가 매우 높은 축적층(accumulation)이 형성됩니다.
교수님 헷갈리는 부분이 여기서 생기는데 12:37쯤 내용에서 reverse bia에서 ec레벨의 전자가 장벽이 높아져서 못넘어가는 거랑 ef레벨에서 에너지의 차이가 있어서 안정적인 쪽으로 넘어가려고 한다는 뜻이랑 같은 뜻인건가요? ef에는 전자가 존재할수 없다고 알고 있기도 해서요..
Ef 의 차이가 발생하기 때문에 에너지장벽이 형성된 것이고, 전자는 당연히 conduction band 에 존재합니다. [물리전자공학]의 에너지밴드를 먼저 다시 복습해보길 바랍니다.
안녕하세요 교수님, 한 가지 당연한거라 생각했던 거에 대한 질문이 있는데요.
metal의 excess 캐리어가 생성과 동시에 recombination 될 수 있는 이유가 뭔가요?
[물리전자공학] 에서 배웠듯이 metal 은 밴드갭이 없기 때문에 전자와 홀 모두가 엄청 많은 상황이라고 이해하면 됩니다. 따라서 excess carrier 가 metal 에 들어오면, 기존에 존재하고 있는 carrier 가 워낙 많기 떄문에 바로 recombination 되어 버립니다.
안녕하세요 교수님. 복습중 헷갈리는 부분이 있어서 질문 드립니다! metal과 n-type 반도체 접합의 경우, 반도체의 work function이 더 높은 경우에 ohmic contact이고, 페르미레벨 차이에 의해 metal에서 반도체 쪽으로 전자가 이동하기 때문에 space charge가 형성되지 않는다고 이해했습니다. 그런데 metal과 p-type 접합의 경우의 metal의 work function이 더 높은 ohmic contact 인 상태라면, 어떤 carrier가 어느쪽으로 이동해서 space charge가 형성되지 않는 것인가요? metal쪽에서 hole이 넘어갈 것 같지는 않아서 질문드립니다
p-type 인경우 ohmic contact 에서, metal 의 workfunction 이 더 높지 않습니다. 다시 확인 바랍니다.
@@DevicePhysics 답변 감사드립니다. 그렇다면 P-type과의 접합의 경우에 역 바이어스를 적절히 걸어주면 쇼트키 장벽은 존재하지 않고 bulit-in potential 장벽만 존재하는 경우를 만들 수 있을까요? 아니면 쇼트키 장벽과 bulit-in potential 장벽은 항상 함께 존재하고 함께 사라지나요?
@@김준서-o2g 질문이 무슨 뜻인지 모르겠습니다. p-type 에서 schottky contact 일때를 물어보는것인가요 아니면 ohmic contact 일때 인가요? 그리고 built-in potential 이라는 말 자체가 전압을 인가하지 않았을때의 에너지 장벽인데 reverse bias 를 인가 했다는게 무슨 뜻인가요?