안녕하십니까 교수님, 약간 원론적인 질문일수도 있습니다. mos접합에서 s는 p-type이고 workfunction은 s가 더 큰것으로 가정하겠습니다. 이전의 pn-diode와 ms junction에서는 접합후에 캐리어의 확산, 재결합으로 인한 fixed ion형성과 이로인해 생긴 전계가 확산력과 평형을 이루어 열평형 상태에서는 총전류가 0이되고 공핍층을 제외한 영역에서 band또한 flat하다고 생각하고 있습니다. 하지만 mos에서는 산화막이 존재하기에 m-s간의 캐리어 이동이 불가능한데 어떤식으로 Ef가 맞추어 지는지 약간의 의문이 생깁니다. s의 workfunction이 더 크다는 것은 s의 전위가 m보다 더 크다는 것이고 이를 보상하기위해 산화막과 s의 접합면에서의 band banding의 기울기가 +가 된다고 생각해도 될까요? 그리고 산화막의 분극현상으로 인해 ms파이의 일부분이 산화막의 band banding을 하는데 쓰이는 것인가요?
안녕하세요 교수님 17:55 부분에서 flat band voltage입니다. 1) 이때 평평해지는 부분의 기준이 경계면인 이유가 뭔가요? 저는 ms 경계에서 먼 Si 쪽의 E_c와 E_v의 평평함을 따를 것이라 생각했습니다. 2) bend 되어있던 에너지 밴드가 플랫밴드 인가 시에 평평해지는 이유를 잘 모르겠습니다. equilibrium상태에서 그리는 과정은 이해가 가는데 반대로 평평하게 만드는 과정은 정성적으로 잘 이해가 안갑니다
18:39초 대에서 산화막의 기울기에 대해서 의문이 있습니다. M쪽에는 지금 -극이 걸려 전자가 많고 S쪽에는 +극이 걸려 정공이 많은 상태입니다. PN접합을 가져와 따져보면 P쪽에는 전자가 많아 에너지 준위가 더 높아 N보다 더 높게 그렸습니다. 그런데 위 그림에서는 산화막의 기울기가 +인 점이 의아합니다. 기울기가 -여야 하지 않나요?
결론부터 말하면 flatband 상황에서 oxide 내부의 charge (Qss') 때문에 기울기가 (+)가 된 것입니다. 이것을 이해하려면 [기초반도체공학|4.4], [기초반도체공학|4.6] 강의도 같이 참고해야 합니다. 1. 먼저 gate쪽에 (-) 부호를 가지는 VFB 가 인가된 상황입니다. 따라서 일반적인 상황이라면, oxide 밴드의 기울기가 (-) 가 되는 것이 맞습니다. 2. 다만 flatband 상황이기 때문에 실리콘쪽에 모이는 charge (Qs) 가 0 입니다. 3. 그러면 VFB 때문에 발생하는 gate 쪽에 모이는 charge (-Qm) 에 대응하는 전하가 실리콘쪽에 없기 때문에, 모순이 발생합니다. 4. [기초반도체공학|4.4, 4.6] 에서 설명하였듯이, 이 경우에 -Qm 에 대응하는 전하는 oxide 내부의 charge (Qss') 입니다. 5. 즉, oxide 내부에 Qss' 만큼의 양의전하가 존재합니다. 이 Qss' = -Qm 이 되어 균형을 이루게 됩니다. 6. 결과적으로 oxide 에서 gate 쪽으로 (양의전하에서 음의전하 쪽으로) E-filed 가 형성되기 때문에, oxide 밴드의 기울기가 (+) 가 된 것입니다.
안녕하세요 교수님 17:03 이 부분에서 궁금한 점이 있습니다. O와 S의 경계면에서만 기울기 3배 되는 것이 적용된다. 라는 것이 oxide 내 band의 기울기가 선형이라는 조건이 있으니, oxide 내 전하가 없다는 가정하에 "(경계면 지점에서 Si의 접선의 기울기)x3=oxide의 전 영역의 기울기"가 되는 게 아닌가요? 교수님께서 설명해주신 부분이 oxide도 경계면에서만 적용된다고 이해가 되는데, guidelines 2번째에 모든 oxide영역에서 E값이 상수인 게 아닌가요? 그래서 Eox(M-O)=Eox(O-S)=3Esi로 이해했습니다 ㅜㅜ 그게 아니라면, 교수님께서 설명하신게 실제 oxide 내 전하가 존재한 경우에 대해서 설명하신 건가요? 소자 단권화 노트를 만들고 있는 중이라 이해가 많이 부족한 상태에서 여쭙는 것 같아 죄송합니다. 항상 강의 잘 보고 있습니다.
안녕하세요 교수님 기초반도체 공학 강의 5.4의 바디 전압 효과에서는 바디에 전압을 가했을 때 쿼시 페르미 레벨로 그려주셨는데 Vg에 전압을 가한다면 열평형 상태가 깨진 것인데 위 강의의 operation mode를 설명하실 때의 그림에서는 왜 쿼시 페르미 레벨로 그려지지 않는 것인가요? (지금까지 PN ,MS junction 에서는 bias가 가해졌을 때 depletion 영역에서는 따로 페르미 레벨을 그려주지 않았는데 MOS에서는 depletion영역과 accumulation 영역에서도 페르미 레벨이 그려져 있어서 헷갈립니다.)
@@DevicePhysics 감사합니다! 그렇다면 바디에 전압을 가했을 때에는 quasi fermi level로 그리는 이유도 설명해주실 수 있을까요?( 이 경우에도 다른 영역의 반도체에서 넘어오는 excess carrier가 없는 것이 아닌가 생각이 듭니다) 게이트와 바디에 전압을 가했을 때의 상황이 서로 다른 것인가요??
교수님 안녕하세요 질문이 있습니다. 1. Pn junction 및 Ms junction 에서는 Fermi energy 평형을 맞추기 위해 전자가 이동함으로써, 국지적인 전하가 생겨 energy band bending이 생기게 되는 것으로 이해하고 있습니다. Mos의 oxide에서는 자유전자 및 hole이 존재하지 않아 carrier 이동이 불가능할 것 같은데 어떻게 fermi level의 평형이 이루어 질 수 있는 건가요? 메커니즘이 궁금합니다. 2. Mos 에서 Oxide 의 fermi level 또한 metal 과 si의 페르미 레벨과 평형을 이루고 있는 건가요? 최고 퀄리티의 강의 감사드립니다!!!
교수님 질문있습니다. 17:16 우측 밴드 다이어그램에서는 Efm과 Efs가 평평하지 않습니다. (Gate에 플랫밴드 볼티지가 가해졌기 때문입니다.) 하지만 20:49 오른쪽 상단 flat band의 경우 Efm과 Efs는 왜 평평하게 그려진 것인지 이해가 되지 않습니다.
회사에서 강의 들을때는 이해 안되는 부분이 교수님 강의로는 잘 이해가 됩니다. 그런데 22:10이 부분의 metal 쪽 bais는 강한 + 가 걸리니까 silicon의 전자들이 oxide 경계면으로 모이게 된다. 그러므로 p-type에서 minority carrier들이 모여 n-type 처럼 되는 inversion이 형성된다. 이렇게 이해하면 될까요?
17:56에서 교수님이 하신 말씀이 헷갈리는데, 저 그림은 원래 metal ef가 더 높은 위치였는데 그럼 metal ef가 내려와야 하는게 맞지않나요? 교수님께서 말한 상황은 이미 둘이 붙인후에 저 장벽을 평평하게 하려고 -인가하신다고 하셨는데, 걍 둘이 접합 안시킨상태에서는 +를 인가해서 두 페르미레벨을 같은 높이로 맞추고 붙이면 되는거 아닌가요
교수님 12:00 에서 oxide 층에서의 energy bending 질문드립니다. 전기장=-gradient(전위) 이고 전위는 단위 전하당 에너지로 E/q 입니다. 이때 oxide 층에서 전기장이 0 이면 전기장의 x에 대한 미분 또한 0인데 전기장=-gradient( 에너지/전하 ) 이므로 에너지가 평면상에서 상수함수로 나타남을 알 수 있습니다. 하지만 책과 교수님 설명에서 oxide 층에서 에너지 구부러짐이 상수함수가 아닌 일차함수(선형)이므로 제 식에 오류가 있을 것인데 어떻게 된 것인지 궁금합니다. 감사합니다.
1. V > 0 을 가해주면 됩니다. 사실 강의에서는 V 의 극성 (양의전압, 음의전압)을 가지고 구분을 하였는데, 정확히는 VFB 를 기준으로 해야 합니다. 따라서 정확히는 V > VFB 이면 n-type 에서 accumulation mode 가 됩니다. 2. n-type 일 때의 에너지밴드는, p-type 일 때의 상하반전으로 형성됩니다.
10:57 세미컨덕터 내에서 캐리어의 움직임이 없다는 것이 이해가 잘 되지 않습니다ㅠ 게이트 전압에 따라 세미컨덕터의 hole 또는 전자가 움직이는 것 아닌가요? 같은 이유로 세미컨덕더 내의 페르미레벨이 왜 수평해야 하는지도 모르겠습니다... 항상 좋은강의 감사드립니다!
교수님 15:43에서 Bias voltage가 없을 때, MOS를 접합시키면 phi_ms에 의해 Silicon쪽의 band와 oxide의 band bending되는 것을 확인할 수 있습니다. 또한 Silicon쪽의 surface부분의 Fermi level이 inversion mode에서처럼 n-type으로 보이는데, 이는 practical한 상황에서 Oxide의 interface의 (+)Charge에 대응하여 silicon의 interface의 (-)Charge들이 대전되어 silicon에는 구간에 따른 Carrier 농도 차이가 보이는 것이라고 해석하면 되는 걸까요? 항상 귀한 강의 잘 수강하고 있습니다. 감사합니다.
좋은 강의 감사합니다! 강의를 듣던 중 질문이 생겨 댓글 남깁니다..! 혹시 16:09 경 이제 metal과 silicon의 work function이 다른 상태에서 접합을 하면 gate voltage가 0인데도 p substrate의 band가 휘어 weak inversion 상태가 된 것까지 이해하였습니다. 그렇다면 이때 electric field는 어떻게 형성되는지 알 수 있을까요..? gate는 전압이 0V이므로 0이고 OXIDE부분은 +전하가 있어 평평하고 silicon은 음의 기울기로 기울어 지는 것이 맞는건가요
1. 혹시나 싶어 말하는데, 접합을 형성하고 난 이후에 항상 weak inversion 상태가 되는 것은 아닙니다. metal 과 silicon 의 workfunction 차이에 따라 접합 이후에 accumulation 이 될 수도 있고, inversion 이 될 수도 있습니다. 2. [물리전자공학]에서도 배웠고, 앞의 pn접합이나 ms접합에서도 이미 배웠듯이, 에너지밴드다이어그램의 기울기가 바로 E-field 입니다. 따라서 oxide 나 Si 의 밴드가 휘어진 정도를 보면 E-field 는 당연히 알 수 있어야 합니다.
15:05 부분 에너지 밴드 다이어그램에서 접합후에 Si 부분의 전자친화도가 왜 저렇게 표시되는지 잘 모르겠습니다. Ec 와 vacuum level 의 차이가 전자친화도로 알고있는데 접합후에 vacuum level은 기울어지면서 더 높은 에너지 level을 가리키고 Ec는 oxide와 접하는 고정된 부분을 기준으로 전자친화도 값을 구하면 결국 접합전에 비해 vacuum level이 증가한 만큼 전자친화도 값이 증가하게 되는거 아닌가요???
교수님 다른강의에서도 비슷하게 질문드렸던 내용인데 17:34 강의내용에서 flat band voltage를 가한 non equilibrium 상황인데 semiconductor 쪽의 Ef가 존재할 수 있는?(flat할 수 있는?) 이유가 무엇인지 궁금합니다. (Ef 자체가 equilibrium 상태에서 유효한 것이라 생각하고 있어서 질문드립니다.)
@@DevicePhysics 가정들을 참고하여 pn junction과 ms junction의 경우 reverse bias, forward bias여도 fermi level이 존재하는 이유가 low level injection 때문에 원래 n-type, p-type의 majority carrier에 큰 영향을 주지않아 fermi level 이 bias를 가하기 전과 동일하다라고 이해를 했습니다. 그런데 mos는 19:53 에서 depletion mode일 때 Efs가 flat한 이유를 정확히 이해하지 못해서 다시 질문드립니다.
안녕하세요 교수님. 교수님께서 말씀하신 것처럼 스스로 열평형 상태에서 MOS 구조를 n type일 때와 p type 일 때로 나눠서 생각을 해봤습니다. P type에서 si의 work function이 metal보다 작을 경우, 금속에서 hole이 si로 넘어와 - Efiled를 형성하게 되어서, accumulation처럼 밴드 구조가 그려질 것 같은데, 이때, band가 bending되는 정도는 거의 없다고 봐야하는지 궁금합니다. 또한, 열평형 상태에서의 surface potential을 어떻게 구할 수 있는지 궁금합니다. 항상 좋은 강의 감사합니다.
1. workfunction 차이의 비례하여 E-field 가 형성될 것이고, 이 E-field 때문에 Si/SiO2 경계 근처에서의 hole 들이 밀려날 것입니다. 따라서 workfunction 차이에 비례해서 밴드의 bending 이 발생합니다. accumulation mode 와는 다릅니다. 2. 뒤에 나오는 강의에 surface potential 구하는 수식이 있습니다. 그 식으로 구하면 됩니다.
@@정권강-e4w 1. oxide 와 Si 의 band bending 이 어느쪽이 클지는 Si 의 도핑농도와 metal 의 workfunction 에 의해 결정되기 때문에 어떻게 될지 계산해봐야 합니다. 2. accumulation 과 다른 이유는, 접합이 형성되면 workfunction 차이 때문에 전자가 Si-->metal 으로 이동하고, 그러면 Si/SiO2 interface 에는 상대적으로 (+) charge 가 형성됩니다. 이 (+) charge 들이 원래 있던 hole 들을 Si/SiO2 밖으로 밀어내면 결과적으로 depletion region 이 발생하게 됩니다. accumulation 은 반대로 bulk 쪽에 있는 hole들이 Si/SiO2 interface 쪽으로 모이는 상황입니다.
안녕하세요 교수님 항상 강의 잘 보고있습니다. 제가 스스로 이해해보려고 노력해봐도 어려운 부분이 있어서 이렇게 댓글 남기게 되었습니다. 질문 내용 : MOS구조 설명하실 때 Gate는 높은 Dopping 혹은 Metal을 사용한다고 설명해주셨는데 이유가 어떻게되는 지 알 수 있을까요? Threshold voltage가 낮아진다는 결과는 알고있는데 왜 낮아지는지 이해하려고 이것저것 생각해봐도 답이 나오질 않아 문의드립니다. 감사합니다.
단순한 이유입니다. 기생 저항에 의한 voltage drop 이나 발열을 줄이기 위함입니다. gate 에 doping 이 낮다는 것은, 바꾸어 말하면 저항이 커진다는 뜻입니다. 따라서 이 기생 저항 때문에 voltage drop 이 발생합니다. 즉 gate 에 1V 를 가해도, 실질적으로 채널에 영향을 미치는 전압은 1V 보다 작아지게 됩니다. 결국 이론적으로 예상한 동작전압보다 더 큰 전압이 필요하게 되며, 이것은 전력 소모량을 증가 시킵니다. 또한 저항이 커질수록 Joule heating 에 의한 발열도 커지는 문제가 발생합니다. 따라서 반도체 칩 내에서, 전기적 신호를 전달하는 부분은 conductivity 가 높은 물질을 쓰는 것이 유리합니다.
절연체에도 Fermi level, work function 이 정의됩니다. 다만 Ec 레벨과 Fermi level 사이가 너무 멀어 conduction band 에 전자가 거의 없습니다. 특별한 oxide 물질인 경우를 제외하고는 Fermi level 은 큰 의미가 없습니다.
감사합니다!!!!! 열평형 상태에서 MOS 에너지밴드 다이어그램 그릴 때 oxide의 fermi level은 고려하지 않아도 되는 건가 궁금했어요 그리고 어떻게 metal이랑 semiconductor work function 차이가 oxide랑 semiconductor band bending 합이 되는 건지 조금 헷갈렸었는데 잘 이해가 됐어요 감사합니다!
@@Hero_Zero1204 Efm = Efs 인것은 flatband 와 상관없이, 그냥 이 에너지밴드다이어그램이 그려질때의 조건입니다. 즉, Efm = Efs 인 경우에 대해 그려진 에너지밴드란 뜻 입니다. 이미 inversion mode 일때 depletion mode 일때보다 Efm 이 더 아래로 내려가게 그려져 있습니다.
안녕하세요 교수님 좋은 강의 감사드립니다. 1. 앞 강의에서 MOS 가 캐패시터 구조라는 것을 이해했습니다. 따라서 게이트에 (+) 전압 인가시, SiO2 라는 유전체를 두고 반대편인 Si 쪽은 분극 현상에 의해 - 전하를 띄는 것이라 생각해도 괜찮을까요? 2. 접합 시, trap에 의해 charge transfer이 발생하여 bending이 발생한다는 댓글을 보았습니다. 이때, trap이 매우 적은 경우일 때는 어떻게 적용되는지 알고 싶습니다. 정리하면 접합 시, Band bending의 메카니즘이 oxide의 trap으로만 적용 가능하다면, trap이 매우 적을 경우는 어떤지 궁금합니다. 니다 3. 접합 시 metal 과 Si의 일함수 차이로 trap을 통해 캐리어의 이동이 발생한다고 이해했습니다. 이를 누설전류라고 말씀하셨는데, 많은 양의 charge transfer가 발생해야 일함수의 차이만큼 band bending이 발생할 수 있는 것이 아닌가요? 헷갈려서 질문 남깁니다 감사합니다
1. 네 맞게 생각한 것입니다. 2.3. trap에 의한 charge transfer 과정은 접합이 형성된 직후부터 thermal equilibrium state에 도달하는 순간까지만 발생하는 것입니다. 즉, 페르미레벨에 평평하게 형성되는 이유이며, 그 이후의 MOS동작에는 영향을 주지 않습니다. 따라서 trap의 양이 적더라도 equilibrium state에 도달하는 시간이 더 오래 걸리는것일 뿐이지 결과적으로는 아무런 차이가 발생하지 않습니다.
안녕하세요 교수님, 질문사항이 있어 댓글 남기게 되었습니다 MOS 구조에서 metal에 전압을 인가하는 상황에서 MS의 fermi lv 차이가 발생하는데 S의 fermi lv은 doping 농도에 의존하므로 전압에 의한 fermi lv 이동은 metal에서 일어난다고 알고 있습니다. 따라서 걸어준 전압만큼 metal의 fermi lv이 바뀌면서 전압에 의해 인가된 에너지가 상쇄되었는데 왜 S에서 밴드의 휘어짐이 발생하는지 잘 모르겠습니다. 감사합니다.
@@DevicePhysics 답변 감사합니다 교수님. 그렇다면 도핑 농도는 S의 bulk 부분에서의 Ec-Ef를 결정하는 것인가요? 만약 이것이 맞다면 metal 전압 인가 상황에서 Efm과 Efs의 상대적인 전위차가 발생함에 따라 S bulk에서 Ec-Ef의 값은 유지된채로 Efs가 변화하며 bending이 바뀐다고 이해해도 무방할까요? 항상 좋은 강의 감사드립니다.
강의에서 p-type Si 을 기준으로 설명하였기 때문에 전자는 minority carrier 이며, 홀에 비해 농도가 상대적으로 매우 적습니다. 1. 따라서 majority carrier 인 홀이 밀려나야 depletion region 이 형성되는 것입니다. 2. 마찬가지로 전자도 accumulation 되긴 하지만, 그 수가 상대적으로 적기 때문에 무시하는 것입니다.
1. Vt는 임의로 정한 기준입니다. Vt 가 되는 시점에 갑자기 채널이 생기는 것은 아닙니다. 실제로는 depletion mode 에 들어가는 순간부터 imversion charge 의 양이 증가하기 시작합니다. 2. 아닙니다. pinch off 는 게이트 전압과 드레인 전압과의 상관관계로 발생합니다.
안녕하세요 교수님 궁금한점 생겨서 질문드리고싶습니다. depletion mode에서 inversion mode로 넘어갈 때 depletion영역은 더 넓어지고 또한 (-) space charge 가 있는데 같은 (-)인 전자가 bulk에서부터 surface까지 넘어올 수 있는 이유는 무엇인가요??
안녕하세요 교수님. 이상적인 flat band라고 가정할 때, acuumulation 상태로 만들려면 게이트에 음의 전압을 인가해서 게이트의 페르미준위가 올라가는것은 알겠는데, p형 반도체의 Ec, Ev에너지 밴드가 왜 같이 위쪽으로 휘는지 이해가 안됩니다..전압은 상대적인 값이라서 게이트에 음의 전압이 인가되면, p형 반도체에는 상대적으로 양의 전압이 가해지는것이 아닌가요? 그래서 p형 반도체의 에너지밴드가 아래쪽으로 휘어야하는게 아닌가요? 또한 마찬가지로 게이트에 양의 전압을 인가할 때, 게이트의 페르미준위가 낮아지는것은 알겠는데, p형 반도체의 Ec, Ev 에너지 밴드가 왜 아래쪽으로 휘는지 잘 모르겠습니다. 답변주시면 감사하겠습니다.
flat band voltage 부분에서 metal 쪽 fermi level을 높이기 위해 -전압을 인가하는 것은 이해가 갑니다. 그런데 Si 쪽 band가 다시 평평해지는 이유를 잘 모르겠습니다. Si에는 상대적으로 +전압이 되어 hole들이 다시 surface 쪽으로 채워지기 때문이라고 생각해도 될까요??? 추가적으로, Depletion mode 에서 metal쪽에 +전압을 인가하여 surface근처의 hole들이 밀려나 depletion region이 생긴다고 하셨는데, metal쪽에 +전압이 인가되면 Si쪽은 상대적으로 (-)전압이 되어 앞에서와 반대로 hole들이 끌려간다고 생각해도 되는건가요?
안녕하세요 교수님. 강의 보다가 질문이 생겨서요! 1. MOS구조에서는 Oxide가 metal과 semiconductor 사이를 막고 있는데 전자가 어디로 이동해서 band가 bending이 되는걸까요?? tunneling이 되는건가요?? 2. pn접합에서는 캐리어들이 접합시 difusion으로 이동하는 것으로 알고있는데, MS, MOS에서는 접합시 어떤 매커니즘으로 이동할까요?? 그저 Ef가 높은곳에서 낮은곳으로 이동한다라고 만 설명할 수 있을까요??
1. 에너지밴드를 잘못 이해하고 있는것 같습니다. 전자가 이동해야 밴드가 휘어지는건 아닙니다. 2. 질문하는 시점이 정확히 어떤시점인지 모르겠습니다. 접합이 형성된 직후 인가요? MS 접합은 pn접합과 동일합니다. MOS 에서는 이미 알고 있듯이 oxide 때문에 캐리어가 metal과 Si사이를 이동하지는 못합니다.
@@DevicePhysics 1. Pn 접합에서 전자들이 ntype에서 ptype으로 이동하고 홀은 반대로 이동하고, 남아있는 fixed charge에 의해서 전위차가 발생해 밴드 밴딩이 일어나는 것으로 이해하고 있었습니다. MS(ntype반도체) 컨택에서도 밴드 밴딩이 일어나는 매커니즘이 전자가 metal로 이동하여 반도체에는 pn과 마찬지로 밴딩이 일어나고 metal에서는 표면에 전자가 쌓여 델타함수라 밴드밴딩이 없는것으로 이해했습니다. 따라서 mos도 전자가 이동해야 ntype에서 전기장이 발생하고 전위차가 발생해 밴드밴딩이 일어나야된다고 추측해봤는데 틀린걸까요? 그렇다면 밴드밴딩이 일어나는 매커니즘을 그저 물질끼리 접합시 전자가 존재하는 확률이 1/2인 지점인 페르미레벨 일정해야하니까 휜다라고밖에 설명할 수없는걸까요?
@@charlieahn3085 아 무엇이 궁긍한것인지 이제 이해했습니다. MOS에서 이상적인 oxide는 절연체이기 때문에 캐리어의 이동을 완벽하게 막습니다. 하지만 실제 oxide 는 전자나 홀을 가둘수 있는 interface trap 이나 oxide trap 을 가지고 있습니다. 따라서 접합을 형성한 직후에, 이러한 trap 들에 전자나 홀들이 가둬지거나 빠져나가면서, 결과적으로는 metal 과 Si의 페르미레벨 차이를 맞추게 됩니다. 요약하면, oxide 내에 존재하는 trap을 통한 charge transfer 과정을 통해 페르미레벨이 수평하게 맞춰지게 됩니다.
@@DevicePhysics 1-SQ1. MOS구조에서 oxide를 사이에 놓는 이유가 capacitor를 만들어 전자가 쌓이게 해서 channel을 형성하기 위함이라고 알고있었습니다. 근데 만약 전자가 metal로 이동해서 fermi-level이 수평하게 맞춰진다면, mos에서도 전류가 흐르는 것이고, 그렇다면 mos구조를 만든 의도가 흐려지는 것 아닌가요?? (생각해본 이유1) oxide가 두꺼워지면 밴드밴딩이 안되서 이 문제가 해결됨 (생각해본 이유2) defect의 수가 매우 적어서, 인가한 전압만큼의 전자가 metal이나 semiconductor로 못 이동함
전압을 인가하지 않았을 때의 band diagram를 이해했습니다. 그런데 전압을 인가하는 부분부터 이해가 되지 않습니다. flat band를 만들어주기 위해서 nmos에 Vfb를 인가해주는데 이때 p-si의 energy band를 flat해주기 위해서 Efs가 내려와야 된다고 생각했습니다. 그럴려면 Vfb
21:06초에서 flat band의 그림을 보게 되면 Efs랑 Efm이 동일선상에 있는데 페르미 레벨이 같기 위해서는 접합 후 바이어스를 인가하지 않은 상태여야 하지 않나요? 그런데 어찌되었든 접합 후 Vfb라는 bias를 인가했는데 어떻게 band diagram에서 Efs랑 Efm이 같은지 이해가 되지 않습니다
@@929ok8 에너지밴드가 그려진 상황이 Si 과 metal 의 workfunction 값이 같은 상황이기 떄문입니다. 즉, 꼭 이렇게 그려져야 되는 것이 아닙니다. Si 과 metal 의 workfunction 이 다르다면, 다른 형태로 flatband 상태의 에너지밴드가 그려지게 됩니다.
이때 p-si의 energy band를 flat해주기 위해서 Efs가 내려와야 된다고 생각했습니다 --> 이 부분부터 잘못 생각하고 있습니다. accumulation 상태에서, Efm이 Efs 보다 높기 때문에, flatband 상태를 만드려면 Efs 가 Efm 쪽으로, 즉 위쪽으로 올라가야 합니다.
Efm이 Efs로 내려가야 하는거 아닌가요? --> Efm 이 내려간다고 생각하든, Efs 가 올라간다고 생각하든 결과는 동일합니다. 어떤식으로 해석하든 최종 에너지밴드는 달라지지 않습니다. 메탈에다가 마이너스 전압인가시 왜 메탈쪽 페르미 에너지레벨이 감소하고 플러스 전압인가시 메탈쪽 페르미 에너지레벨이 증가하나요? --> 물리전자공학에서 배운 에너지밴드에 대한 개념이 이해되어 있지 않은 것 같습니다. [물리전자공학|3.5] 강의를 먼저 이해를 하고 pn 접합이나 ms 접합을 공부하길 바랍니다.
안녕하세요 교수님 강의 수강하다가 궁금한 점이 있어 질문드립니다. PMOS의 경우 강한 + 전압을 걸어야 Inversion이 되어 Oxide 인근 영역이 n타입처럼 작동하는것은 이해되는데 전압을 걸지않고 band가 flat되어 있는 상태도 fermi level이 Ec에 가까워 inversion 된것처럼 보이는데요. 두개의 차이가 무엇일까요?
@@DevicePhysics 질문이 잘못된 것 같아 다시 문의 드립니다 1. 17:25분 Metal과 P-type Semi가 전압이 가해지지 않고 접합되어 있을때 Oxide 근처 P-type Semi의 Efs가 Ei보다 높아 마치 N-type Semi 같은데요. 21:54분쯤 강한 + 전압을 통해 Inversion이 되었을 때도 이때와 마찬가지로 Oxide 표면 인근 P-type Semi의 Efs가 Ei보다 높아 N Type처럼 행동하여 전자가 밴드에 모여 반도체가 동작하게 되었습니다. 두개 조건이 모두 Oxide 근처에서 inversion 된것처럼 보이는데 차이가 어떤 것인지 궁금합니다
@@묻고더블로가-i6x 뒤에 이어지는 강의들을 더 배우면 알게될 내용입니다. 17:25 에 그려진 에너지밴드 다이어그램 상황은, inversion 이 완전히 이루어진 상황이 아닙니다. 전압을 인가하지 않았을 때, metal 과 Si 의 페르미레벨 차이만큼 밴드 밴딩이 발생하게 되는데, 이 차이에 의해 전압을 인가하지 않아도 inversion 이 될 수도 있고 아닐수도 있습니다.
영상 잘보고 있습니다. 궁금한 점이 있어서 댓글 남기는데 mos energy band 구조에서 왜 semiconductor의 energy band가 bend되는지 궁금합니다. Ms junction과 똑같은 이유로 생각하면 되나요? 그렇다면 energy band에서 ox역활은 어떻게 되나요?
depletion에서 inversion mode 로의 전환은, Vg=Vt 에서 갑자기 진행되는 것이 아닙니다. 당연히 중간 단계가 있으며, 임의의 시점(Vg=Vt)을 정해 구분하는것 뿐입니다. 실제로는 depletion mode 부터 전자가 채널을 형성하기 시작합니다. 다만 그 양이 적을 뿐이며, 모델링 과정을 단순화하기 위해 무시하는것 뿐입니다. depletion mode 부터 모이기 시작한 전자의 농도가 홀의 농도와 같아지는 시점을 threshold 로 정의하고, 그 이후를 inversion mode 로 간주하는 것입니다. 즉, 연속적인 변화를 편의상 두가지 모드로 구분해서 이해하는 것 뿐입니다.
안녕하세요 교수님. MOS 구조에서 accumulation mode의 EBdiagram을 보고 앞서 배운 2DEG, HEMT와 비슷하다는 느낌을 받았습니다. 실제로 비슷하게 활용이 가능한지, oxide에 의해서 불가능한 것인지 궁금합니다. (사실 MOSFET 파트에서 결국 쓰임새가 있는 동작모드는 inversion인 것 같은데 그런 것에 비해서 accumulation, depletion mode를 자세히 다루기 때문에 어떤 쓰임새가 있는 것인지 궁금합니다..) 그리고 MS junction에서 Ef pinning에서 설명하셨던 oxide(amorphous층)와 현재 다루는 oxide가 서로 다른 것인가요? 그렇다면, MOS에서의 Oxide가 금속산화물이고, 공정상 안정적으로(SiO2같이) 만들 수 있어서 amorphous하지 않다고 보면 되는것일까요?
1. MOSFET 의 inversion 과 HEMT 의 2DEG 는 carrier 가 모여있다는 점은 비슷하지만, 그 외에는 많이 다릅니다. 1.1) MOSFET inversion 은 게이트 전압에 의해 전자를 채널에 모은 상태이지만, HEMT 는 자체의 에너지밴드구조 때문에 전압을 가해주지 않아도 전자가 에너지밴드 well 에 모이게 됩니다. 1.2) MOSFET 에서 전류의 흐름을 만들 때, 가해지는 게이트 전압에 의해 Si/SiO2 경계면에 많은 전자들이 몰려있게 되면서 surface scattering 이나, carrier-carrier scattering 과 현상들이 발생해서, 결과적으로 이동도(mobility) 가 낮아지게 됩니다. 반면 HEMT 는 양자역학에서의 infinite potential well 처럼 특정한 에너지 준위에만 전자가 존재하게되며, 결과적으로 마치 자기부상열차처럼 전자가 scattering 없이 매우 빠르게 이동할 수 있어 mobility 가 상당히 높아질 수 있게 됩니다. 1.3) MOS 에서의 accumulation mode 는 사실 MOSFET 에서 크게 중요하지는 않으나 (off 상태이기 때문에), depletion mode 는 MOSFET 에서의 subthreshold (weak inversion) 특성을 결정하기 때문에 중요합니다. 2. 무언가 혼동이 있습니다. 2.1) MS junction 에서 이야기한 것은 원하지 않는 interface oxide 층을 의미합니다. 즉, 대부분의 금속은 공기중에 노출되면 산화가 되기 때문에 겉표면에 매우 얇은 산화막을 가지게 됩니다 (native oxide 라 부릅니다). 이런 산화막이 존재하는 상황에서 그대로 실리콘과의 접합을 만들게 되면, 산화막 안에 있는 trap 때문에 페르미에너지레벨이 엉뚱한 위치에 고정(pinning)되어, 결과적으로 우리가 원래 예상했던 금속의 workfunction 과는 다른 workfunction 을 가지게 됩니다. 2.2) 이러한 native oxide 문제를 없애기 위해, 대부분의 반도체 공정과정은 진공챔버 안에서 진행합니다. 2.3) MOS 에서 이야기하는 oxide 는 우리가 일부러 증착공정을 통해서 만드는 (gate) oxide 층입니다. 즉 금속의 산화막이 아닙니다. 기초반도체공학 강의에서는 모든 gate oxide 는 SiO2 로 가정하고 있습니다. 물론 MOS 를 만들때도 원치않는 interface oxide 층이 금속쪽에 발생할 수 있지만, 그것에 대한 영향은 고려하지 않습니다.
안녕하세요 교수님 접합 후 전압 인가 시 에너지 밴드 그리는 상황에 대한 질문입니다. 앞서 답변 해주신 것처럼 에너지밴드를 그릴 때 변하지 않는 ""물질마다의 물리량들(전자친화도, 일함수, -페르미레벨- (fermi level은 전압인가시 변화하므로))의 상대적인 값을 기준으로 그리는 것이라고 생각하면 되나요?
[물리전자공학] 에서 배웠듯이 열적평형상태에서의 에너지밴드 다이어그램을 그릴 때는, 페르미레벨이 절대적인 기준입니다. 따라서 먼저 페르미레벨을 수평하게 그린 다음, 물질마다의 물리량들이나 도핑농도들을 고려해서 그려주면 됩니다. 어느 부분이 궁금한 것인지 잘 모르겠지만, 지금 MOS 의 에너지밴드 다이어그램이 잘 그려지지 않는다면, 앞에서 배운 pn접합, ms접합의 에너지밴드 다이어그램을 먼저 이해해보길 바랍니다.
@@glencheckisthename 전압이 어디어 걸리는지를 생각해야 합니다. 앞에서 배웠듯이 pn접합이나 ms접합에서는 depletion region 에만 전압이 걸리니, depletion region 에서 외부전압만큼의 페르미레벨 차이가 발생합니다. MOS 에서는 oxide 에도 전압이 걸리기 때문에, 외부 전압이 실리콘과 oxide 에 분배되어 걸립니다. 뒤의 강의에서 정확한 수식에 대해서는 따로 배웁니다.
안녕하세요 교수님. 이러한 양질의 강의를 무료로 공개해주셔서 항상 큰 도움을 받고 있습니다. 다름이 아니라 flat band voltage의 부호를 결정하려고 그림을 그리다 보니 궁금한 점이 생겼는데요. 금속의 일함수>반도체의 일함수인 경우에는 밴드 접합 후에 positive bias를 인가해야 밴드가 flat 해지므로 V.FB > 0, 금속의 일함수 < 반도체의 일함수인 경우에는 negative bias를 인가해야 밴드가 flat 해지므로 V.FB < 0라고 이해했습니다. 그런데 만약에 금속의 일함수 = 반도체의 일함수라면, 접합을 시켜도 이미 fermi level이 constant 하므로 band bending이 생기지 않을 것이고, 그에 따라 추가적인 gate bias를 인가하지 않아도 이미 밴드는 flat 하므로 V.FB = 0이 되어야 할 것 같다고 생각했습니다. 그런데 수식 전개를 통해 얻은 V.FB 식에서는 oxide의 캐패시턴스와 charge가 있어서 일함수 차이가 0이어도 flat band voltage가 존재해서 제가 생각한 것에 뭔가 잘못된 점이 있는 것 같습니다. 혹시 제가 잘못 생각한 부분이 있을까요?
답변감사합니다! 그렇담 inversion영역이 되려면 + 전압을 가해줬을때 diffusion에 의해 bulk에서 끌려오는 전자와 depletion region에서 thermal generation에 의해 생성된 전자가 밴드 위로 올라가는 현상 두 가지로 이해하면 될까요?
제공해 주신 강의는 항상 많은 도움이 됩니다. 감사합니다. 교수님. 21:39 에서 Vt>0 이므로 semicondctor의 hole들이 오른쪽으로 이동하는 것까지는 이해가 되는데, hole들이 밀려나간 지역에 Accpetor이온들이 만든 Fixed charge들이 depletion 지역이 형성한다는 것에는 의문이 듭니다. 보통 PN다이오드에서 depletion 영역이 생기는 이유는 n영역의 다수 Carrier인 electrons이 p영역의 hole로 가서 결합을 하여 전자를 잃은 n영역에는 +이온이, 전자를 얻은 p영역은 -이온이 생기는 원리인데, 21:39 에는 Semiconductor과는 Insulator인 oxide와 붙어있는데 어떻게 Acceptor 이온이 생기는 지 궁금합니다.
pn접합에서, 전자-홀이 만나 recombination 하기 때문에 donor 나 acceptor 가 이온화가 되는 것이 아닙니다. [물리전자공학] 에서 배웠듯이, donor 나 acceptor 들은 실리콘에 주입된 이후에 열처리 과정을 통해 이온화가 됩니다. 즉, 이미 이온화는 되어 있지만, 주변에 전자와 홀들이 있기 때문에, 전체적으로 봤을 때는 중성을 띄게 됩니다. 그 다음 depletion region 이 형성되는 과정은, majority carrier 가 어떠한 이유든지 사라지기만 한다면, donor 나 acceptor 가 만드는 fixed charge 들이 드러나게 되면서 (중성이 깨지면서) depletion region 이 형성됩니다. MOS 에서는 게이트에 양의전압을 인가하면, 이 전압에 의한 E-field 가 p-type 실리콘에 가해지고, 이 E-field 에 의해 홀이 힘을 받게 되어 oxide 에서 먼쪽으로 이동하게 됩니다. 이렇게 majority carrier 가 이동하게 되면, oxide 근처의 실리콘 영역은 fixed charge 가 드러나게 되면서, carrier 가 거의 없는 depletion region 이 됩니다.
21:30에서 hole들이 밀려나면서 acceptor 음이온에 의해 depletion region이 생성된다고 말씀하셨는데, 이는 PN접합에서 diffusion에 의한 doner양이온, acceptor음이온이 만들어낸 depletion region과의 차이점이 무엇인가요?? 음이온만 있어도 depletion region과 electric field가 생성될 수 있는건가요?
![[기초반도체공학|4.2] MOS : #파라미터들 #surface potential #threshold voltage #work function difference](http://i.ytimg.com/vi/7x8BOPh1NBc/mqdefault.jpg)
![[기초반도체공학|4.2] MOS : #파라미터들 #surface potential #threshold voltage #work function difference](/img/tr.png)
![[기초반도체공학|5.1] MOSFET : #정성적해석 #동작원리 #수식없이 #NMOS #PMOS](http://i.ytimg.com/vi/AYXYFxT7ayo/mqdefault.jpg)
![[기초반도체공학|4.4] MOS : #동작모드 #수식유도 #accumulation #depletion #inversion #threshold voltage](http://i.ytimg.com/vi/CkHtxPEdeY8/mqdefault.jpg)
와... 강의력이 엄청나시네요! 비대면 강의 듣다가 이해 안 가는 부분이 있어서 엄청 헤맸었는데 이거 듣고 바로 이해했습니다. 좋은 강의 올려주셔서 정말 감사합니다!!!
교수님...정말 저의 학교 강의에서는 너무 생략이되어서 이해가 안되었던 부분들이 교수님의 강의 이후에 이해가 하나하나씩 잘되고있습니다.. 정말 감사합니다 ㅠㅅㅠ
18:45 레전드강의부분 ㅠㅠ 공정수업 듣기 전 기초 다지기에 너무 좋았습니다 감사합니다!
진짜 이해가 너무 잘됩니다..ㅜㅜ적게 일하고 많이 버세요,,,감사합니다!
양질의 강의 감사합니다. 19:00(축적~반전 그래프)
아니,,,, 지금 면접때문에 영상 찾아보다가 발견했는데 진짜 강의력ㅠㅠㅠ 비전공자라 아무리 찾아봐도 이해가 잘 안가는 부분이 많았는데 진짜 너무 감사합니다ㅠㅠ👍🏻💕
하.. 숨통이 트인다 ㅠㅠ 너무 감사합니다
물전 수업 듣다가 mos커패시터 공부도 하려고해서 듣고 있습니다 감사합니다 교수님 덕분에 혼자할때 이해안되는게 이해되네요
교수님 정말 재밌고 이해하기 쉬운 강의 감사합니다!!
안녕하세요. 22분 10초에 Inversion 상태일때 metal 쪽에 강한 (+)이지 않나여?? 강한 (-)라 설명을 해주셔서요;;; 질문드리고싶습니다.
제가 실수 했네요. (+) 가 맞습니다.
반도체 회사 면접을 위한 맞춤 강의네요
잘 보고 갑니다 ㅎㅎ
안녕하십니까 교수님, 약간 원론적인 질문일수도 있습니다. mos접합에서 s는 p-type이고 workfunction은 s가 더 큰것으로 가정하겠습니다. 이전의 pn-diode와 ms junction에서는 접합후에 캐리어의 확산, 재결합으로 인한 fixed ion형성과 이로인해 생긴 전계가 확산력과 평형을 이루어 열평형 상태에서는 총전류가 0이되고 공핍층을 제외한 영역에서 band또한 flat하다고 생각하고 있습니다.
하지만 mos에서는 산화막이 존재하기에 m-s간의 캐리어 이동이 불가능한데 어떤식으로 Ef가 맞추어 지는지 약간의 의문이 생깁니다. s의 workfunction이 더 크다는 것은 s의 전위가 m보다 더 크다는 것이고 이를 보상하기위해 산화막과 s의 접합면에서의 band banding의 기울기가 +가 된다고 생각해도 될까요? 그리고 산화막의 분극현상으로 인해 ms파이의 일부분이 산화막의 band banding을 하는데 쓰이는 것인가요?
질문에 쓴 내용이 정확히 이해되지는 않는데,
아무튼 MOS 에서는 산화막 양쪽에 전하의 축적이 발생하게 되면서, band banding 을 유도하고, 결과적으로 Fermi-level 이 맞추어 지게 됩니다.
안녕하세요 교수님
17:55 부분에서 flat band voltage입니다.
1) 이때 평평해지는 부분의 기준이 경계면인 이유가 뭔가요?
저는 ms 경계에서 먼 Si 쪽의 E_c와 E_v의 평평함을 따를 것이라 생각했습니다.
2) bend 되어있던 에너지 밴드가 플랫밴드 인가 시에 평평해지는 이유를 잘 모르겠습니다. equilibrium상태에서 그리는 과정은 이해가 가는데 반대로 평평하게 만드는 과정은 정성적으로 잘 이해가 안갑니다
기준이 경계면이라고 하는 말의 의미를 모르겠습니다.
아무튼 여러 물질이 접합했을 때 에너지밴드 다이어그램은 절대적인 기준에 대해 그려지는게 아니라, 물질마다의 물리량들(전자친화도, 일함수, 페르미레벨)의 상대적인 값에 의해 그려지는 것입니다.
@@DevicePhysics 감사합니다 교수님!!
18:39초 대에서 산화막의 기울기에 대해서 의문이 있습니다. M쪽에는 지금 -극이 걸려 전자가 많고 S쪽에는 +극이 걸려 정공이 많은 상태입니다. PN접합을 가져와 따져보면 P쪽에는 전자가 많아 에너지 준위가 더 높아 N보다 더 높게 그렸습니다. 그런데 위 그림에서는 산화막의 기울기가 +인 점이 의아합니다. 기울기가 -여야 하지 않나요?
결론부터 말하면 flatband 상황에서 oxide 내부의 charge (Qss') 때문에 기울기가 (+)가 된 것입니다.
이것을 이해하려면 [기초반도체공학|4.4], [기초반도체공학|4.6] 강의도 같이 참고해야 합니다.
1. 먼저 gate쪽에 (-) 부호를 가지는 VFB 가 인가된 상황입니다. 따라서 일반적인 상황이라면, oxide 밴드의 기울기가 (-) 가 되는 것이 맞습니다.
2. 다만 flatband 상황이기 때문에 실리콘쪽에 모이는 charge (Qs) 가 0 입니다.
3. 그러면 VFB 때문에 발생하는 gate 쪽에 모이는 charge (-Qm) 에 대응하는 전하가 실리콘쪽에 없기 때문에, 모순이 발생합니다.
4. [기초반도체공학|4.4, 4.6] 에서 설명하였듯이, 이 경우에 -Qm 에 대응하는 전하는 oxide 내부의 charge (Qss') 입니다.
5. 즉, oxide 내부에 Qss' 만큼의 양의전하가 존재합니다. 이 Qss' = -Qm 이 되어 균형을 이루게 됩니다.
6. 결과적으로 oxide 에서 gate 쪽으로 (양의전하에서 음의전하 쪽으로) E-filed 가 형성되기 때문에, oxide 밴드의 기울기가 (+) 가 된 것입니다.
안녕하세요 교수님 17:03 이 부분에서 궁금한 점이 있습니다. O와 S의 경계면에서만 기울기 3배 되는 것이 적용된다. 라는 것이 oxide 내 band의 기울기가 선형이라는 조건이 있으니, oxide 내 전하가 없다는 가정하에 "(경계면 지점에서 Si의 접선의 기울기)x3=oxide의 전 영역의 기울기"가 되는 게 아닌가요? 교수님께서 설명해주신 부분이 oxide도 경계면에서만 적용된다고 이해가 되는데, guidelines 2번째에 모든 oxide영역에서 E값이 상수인 게 아닌가요? 그래서 Eox(M-O)=Eox(O-S)=3Esi로 이해했습니다 ㅜㅜ 그게 아니라면, 교수님께서 설명하신게 실제 oxide 내 전하가 존재한 경우에 대해서 설명하신 건가요? 소자 단권화 노트를 만들고 있는 중이라 이해가 많이 부족한 상태에서 여쭙는 것 같아 죄송합니다. 항상 강의 잘 보고 있습니다.
oxide 내부에서는 oxide 내부의 charge가 없다면 E-field 는 상수값으로 일정합니다. 다만 실리콘 내부에서는 균일하지 않기 때문에, 경계면에서만 유효한 조건이라고 설명한 것입니다.
감사합니다! 이해되었습니다
안녕하세요 교수님
기초반도체 공학 강의 5.4의 바디 전압 효과에서는 바디에 전압을 가했을 때 쿼시 페르미 레벨로 그려주셨는데
Vg에 전압을 가한다면 열평형 상태가 깨진 것인데 위 강의의 operation mode를 설명하실 때의 그림에서는 왜 쿼시 페르미 레벨로 그려지지 않는 것인가요?
(지금까지 PN ,MS junction 에서는 bias가 가해졌을 때 depletion 영역에서는 따로 페르미 레벨을 그려주지 않았는데 MOS에서는 depletion영역과 accumulation 영역에서도 페르미 레벨이 그려져 있어서 헷갈립니다.)
MOS는 가운데 oxide가 캐리어의 이동을 막기 때문에, Vg가 인가되어도 excess carrier 가 발생하지 않습니다. 따라서 지금 그려진것들이 quasi-Fermi level이며, quasi-Fermi level과 원래 Fermi level 이 같게 됩니다.
@@DevicePhysics 감사합니다!
그렇다면 바디에 전압을 가했을 때에는 quasi fermi level로 그리는 이유도 설명해주실 수 있을까요?( 이 경우에도 다른 영역의 반도체에서 넘어오는 excess carrier가 없는 것이 아닌가 생각이 듭니다)
게이트와 바디에 전압을 가했을 때의 상황이 서로 다른 것인가요??
@@조상영-q2x source drain 이 있기 때문에 excess carrier 의 주입이 가능합니다.
교수님 안녕하세요 질문이 있습니다.
1. Pn junction 및 Ms junction 에서는
Fermi energy 평형을 맞추기 위해 전자가 이동함으로써, 국지적인 전하가 생겨 energy band bending이 생기게 되는 것으로 이해하고 있습니다.
Mos의 oxide에서는 자유전자 및 hole이 존재하지 않아 carrier 이동이 불가능할 것 같은데
어떻게 fermi level의 평형이 이루어 질 수 있는 건가요? 메커니즘이 궁금합니다.
2. Mos 에서 Oxide 의 fermi level 또한 metal 과 si의 페르미 레벨과 평형을 이루고 있는 건가요?
최고 퀄리티의 강의 감사드립니다!!!
1. 절연체에도 전자와 홀이 존재합니다. 다만 그 수가 적을 뿐입니다.
2. 네 그렇습니다. 다만 oxide 에서의 페르미레벨은 실험적으로 알아내기가 어렵습니다. 따라서 oxide 의 에너지밴드를 그릴때는, 강의에서처럼 전자친화도값을 기준으로 그립니다.
절연체에서도 전자가 이동함으로써
페르미 레벨을 평형으로 유지하는
같은 메커니즘을 가진다고 보는게 맞나요?
@@김형종-z2d 네 그렇습니다.
교수님 질문있습니다.
17:16 우측 밴드 다이어그램에서는 Efm과 Efs가 평평하지 않습니다. (Gate에 플랫밴드 볼티지가 가해졌기 때문입니다.) 하지만 20:49 오른쪽 상단 flat band의 경우 Efm과 Efs는 왜 평평하게 그려진 것인지 이해가 되지 않습니다.
20:49 에너지밴드는, phi_m 과 phi_s 가 같은 상황에서 (금속과 실리콘의 workfunction 이 일치하는 상황) 그려진 flatband 그림입니다. 즉 이경우 flatband voltage = 0V 인 것입니다.
회사에서 강의 들을때는 이해 안되는 부분이 교수님 강의로는 잘 이해가 됩니다. 그런데 22:10이 부분의 metal 쪽 bais는 강한 + 가 걸리니까 silicon의 전자들이 oxide 경계면으로 모이게 된다. 그러므로 p-type에서 minority carrier들이 모여 n-type 처럼 되는 inversion이 형성된다. 이렇게 이해하면 될까요?
네 맞습니다. [기초반도체공학|4.5]에 추가적인 설명이 있는데, bulk 쪽에서 오는 전자들도 있고, thermal generation 에 의해 생성되는 전자들도 있습니다.
강의 감사드립니다 ^^
17:56에서 교수님이 하신 말씀이 헷갈리는데, 저 그림은 원래 metal ef가 더 높은 위치였는데 그럼 metal ef가 내려와야 하는게 맞지않나요? 교수님께서 말한 상황은 이미 둘이 붙인후에 저 장벽을 평평하게 하려고 -인가하신다고 하셨는데, 걍 둘이 접합 안시킨상태에서는 +를 인가해서 두 페르미레벨을 같은 높이로 맞추고 붙이면 되는거 아닌가요
전압의 개념, 그리고 전압을 인가한다는게 무슨 의미인지부터 다시 생각해보길 바랍니다. 앞의 pn접합때부터 이미 충분히 다룬 내용입니다.
@@DevicePhysics 네 알겠습니다. 감사합니다!
교수님 12:00 에서 oxide 층에서의 energy bending 질문드립니다.
전기장=-gradient(전위)
이고 전위는 단위 전하당 에너지로 E/q 입니다.
이때 oxide 층에서 전기장이 0 이면 전기장의 x에 대한 미분 또한 0인데
전기장=-gradient( 에너지/전하 ) 이므로 에너지가 평면상에서 상수함수로 나타남을 알 수 있습니다.
하지만 책과 교수님 설명에서 oxide 층에서 에너지 구부러짐이 상수함수가 아닌 일차함수(선형)이므로 제 식에 오류가 있을 것인데 어떻게 된 것인지 궁금합니다. 감사합니다.
어느 부분에서 잘못 이해한 것인지 모르겠는데, 아무튼 oxide 층에서 전기장이 0 이 아닙니다. 게이트전압이 만드는 전기장이 oxide 층을 통해 Si 쪽으로 전달됩니다.
@@DevicePhysics 제가 잘못이해했네요. 전하밀도가 0이란 것은 위치가 변함에도 전기장은 일정한 즉, dE/dx 가 0이고 전기장이 상수함수로 일정한 값을 가질 수 있음을 간과했네요. 감사합니다!
좋은 영상 감사합니다 교수님. 24:11 의 그래프에서 반도체가 ntype일때 accumulation이 일어나려면 v전압은 양수를 걸어주고 반도체 표면에서는 에너지밴드가 아래로 휘어지는 게 맞나요?
1. V > 0 을 가해주면 됩니다.
사실 강의에서는 V 의 극성 (양의전압, 음의전압)을 가지고 구분을 하였는데, 정확히는 VFB 를 기준으로 해야 합니다.
따라서 정확히는 V > VFB 이면 n-type 에서 accumulation mode 가 됩니다.
2. n-type 일 때의 에너지밴드는, p-type 일 때의 상하반전으로 형성됩니다.
감사합니다!!
10:57
세미컨덕터 내에서 캐리어의 움직임이 없다는 것이 이해가 잘 되지 않습니다ㅠ
게이트 전압에 따라 세미컨덕터의 hole 또는 전자가 움직이는 것 아닌가요?
같은 이유로 세미컨덕더 내의 페르미레벨이 왜 수평해야 하는지도 모르겠습니다... 항상 좋은강의 감사드립니다!
지금 이 상황은, 열적평형상태에서의 에너지밴드 다이어그램을 그리려는 상황입니다. 게이트전압이 인가된 상황이 아닙니다.
물리전자공학에서 배웠듯이, 열적평형상태에서는 캐리어의 이동이 없고, 따라서 전류의 흐름도 없습니다. 그리고 페르미레벨도 수평하게 유지가 됩니다.
@@DevicePhysics 그럼 혹시 게이트전압이 인가된 상황에서는 왜 페르미레벨이 수평하게 그려지는 것 일까요??
@@__-sl2uq 게이트전압이 인가된 상황에서는 수평하게 그려지지 않습니다. 다시 확인 바랍니다.
@@DevicePhysics 아 이해했습니다!! 제가 뭘 잘못 생각하고 있었네요 강의 정말 감사합니다 교수님
교수님 15:43에서 Bias voltage가 없을 때, MOS를 접합시키면 phi_ms에 의해 Silicon쪽의 band와 oxide의 band bending되는 것을 확인할 수 있습니다. 또한 Silicon쪽의 surface부분의 Fermi level이 inversion mode에서처럼 n-type으로 보이는데, 이는 practical한 상황에서 Oxide의 interface의 (+)Charge에 대응하여 silicon의 interface의 (-)Charge들이 대전되어 silicon에는 구간에 따른 Carrier 농도 차이가 보이는 것이라고 해석하면 되는 걸까요?
항상 귀한 강의 잘 수강하고 있습니다.
감사합니다.
정확히 무엇이 궁금한것인지 잘 파악이 안됩니다.
아무튼 oxide 의 charge 를 전혀 고려하지 않은 상황에서 강의자료의 에너지밴드처럼 형성됩니다.
좋은 강의 감사합니다! 강의를 듣던 중 질문이 생겨 댓글 남깁니다..! 혹시 16:09 경 이제 metal과 silicon의 work function이 다른 상태에서 접합을 하면 gate voltage가 0인데도 p substrate의 band가 휘어 weak inversion 상태가 된 것까지 이해하였습니다. 그렇다면 이때 electric field는 어떻게 형성되는지 알 수 있을까요..? gate는 전압이 0V이므로 0이고 OXIDE부분은 +전하가 있어 평평하고 silicon은 음의 기울기로 기울어 지는 것이 맞는건가요
1. 혹시나 싶어 말하는데, 접합을 형성하고 난 이후에 항상 weak inversion 상태가 되는 것은 아닙니다. metal 과 silicon 의 workfunction 차이에 따라 접합 이후에 accumulation 이 될 수도 있고, inversion 이 될 수도 있습니다.
2. [물리전자공학]에서도 배웠고, 앞의 pn접합이나 ms접합에서도 이미 배웠듯이, 에너지밴드다이어그램의 기울기가 바로 E-field 입니다. 따라서 oxide 나 Si 의 밴드가 휘어진 정도를 보면 E-field 는 당연히 알 수 있어야 합니다.
15:05 부분 에너지 밴드 다이어그램에서 접합후에 Si 부분의 전자친화도가 왜 저렇게 표시되는지 잘 모르겠습니다. Ec 와 vacuum level 의 차이가 전자친화도로 알고있는데 접합후에 vacuum level은 기울어지면서 더 높은 에너지 level을 가리키고 Ec는 oxide와 접하는 고정된 부분을 기준으로 전자친화도 값을 구하면 결국 접합전에 비해 vacuum level이 증가한 만큼 전자친화도 값이 증가하게 되는거 아닌가요???
질문하는 부분이 정확히 어디인지 모르겠는데, 아무튼 전자친화도는 물질의 고유한값으로 접합 전이나 후나 일정하게 유지됩니다.
교수님 다른강의에서도 비슷하게 질문드렸던 내용인데 17:34 강의내용에서 flat band voltage를 가한 non equilibrium 상황인데 semiconductor 쪽의 Ef가 존재할 수 있는?(flat할 수 있는?) 이유가 무엇인지 궁금합니다. (Ef 자체가 equilibrium 상태에서 유효한 것이라 생각하고 있어서 질문드립니다.)
pn 접합에서 했던 가정들을 다시 생각해 보길 바랍니다.
@@DevicePhysics 가정들을 참고하여 pn junction과 ms junction의 경우 reverse bias, forward bias여도 fermi level이 존재하는 이유가 low level injection 때문에 원래 n-type, p-type의 majority carrier에 큰 영향을 주지않아 fermi level 이 bias를 가하기 전과 동일하다라고 이해를 했습니다.
그런데 mos는 19:53 에서 depletion mode일 때 Efs가 flat한 이유를 정확히 이해하지 못해서 다시 질문드립니다.
@@seohwan8970 강의 중간쯤에 이미 설명이 있습니다. MOS 에서는 전류가 흐르지 않기 때문입니다.
@@DevicePhysics 답변 감사드립니다. pn junction fermi level은 방금 전 답글에 제가 적은 내용이 맞는 것인지 궁금합니다.
@@seohwan8970 네 맞습니다.
교수님 flat band voltage를 걸어주면 평평하게 되므로 산소와 반도체쪽 전기장이 0이 되어서 산소의 Ec도 평평하게 그려줘야 하는 것 아닌가 의문이 듭니다.
산소가 아니라 SiO2를 말하는거지요?
강의에서는 SiO2 내에있는 내부전하는 전부 무시하였지만 실제로는 존재하기 때문에 SiO2 의 밴드가 flatband 상황에서도 약간 휘어집니다.
답변 감사합니다!
교수님 21:13에 그림4개가있는데 2번그림이 v=fb잖아요 그럼 1번은 vfb인거지않나요? 저기서 0이라고 해놔서 헷갈립니다
정확히는 Vfb 가 기준인것이 맞습니다.
다만 Vfb 는 양수일수도 있고 음수일수도 있습니다. 따라서 V
안녕하세요 교수님.
교수님께서 말씀하신 것처럼 스스로 열평형 상태에서 MOS 구조를 n type일 때와 p type 일 때로 나눠서 생각을 해봤습니다.
P type에서 si의 work function이 metal보다 작을 경우, 금속에서 hole이 si로 넘어와 - Efiled를 형성하게 되어서, accumulation처럼 밴드 구조가 그려질 것 같은데, 이때, band가 bending되는 정도는 거의 없다고 봐야하는지 궁금합니다. 또한, 열평형 상태에서의 surface potential을 어떻게 구할 수 있는지 궁금합니다.
항상 좋은 강의 감사합니다.
1. workfunction 차이의 비례하여 E-field 가 형성될 것이고, 이 E-field 때문에 Si/SiO2 경계 근처에서의 hole 들이 밀려날 것입니다. 따라서 workfunction 차이에 비례해서 밴드의 bending 이 발생합니다. accumulation mode 와는 다릅니다.
2. 뒤에 나오는 강의에 surface potential 구하는 수식이 있습니다. 그 식으로 구하면 됩니다.
Si 측에서의 band bending은 조금만 발생하고(거의 flat하게), Oxide의 band bending은 크게 발생하는 것인지 궁금했습니다! 혹시 accumulation mode와는 다른 이유는 무엇인지도 알 수 있을까요?
감사합니다!
@@정권강-e4w 1. oxide 와 Si 의 band bending 이 어느쪽이 클지는 Si 의 도핑농도와 metal 의 workfunction 에 의해 결정되기 때문에 어떻게 될지 계산해봐야 합니다.
2. accumulation 과 다른 이유는, 접합이 형성되면 workfunction 차이 때문에 전자가 Si-->metal 으로 이동하고, 그러면 Si/SiO2 interface 에는 상대적으로 (+) charge 가 형성됩니다. 이 (+) charge 들이 원래 있던 hole 들을 Si/SiO2 밖으로 밀어내면 결과적으로 depletion region 이 발생하게 됩니다.
accumulation 은 반대로 bulk 쪽에 있는 hole들이 Si/SiO2 interface 쪽으로 모이는 상황입니다.
감사합니다!
교수님 질문있습니다
21:40에서 h+가 밀려나가서 공핍층 내에는 e-가 남은 것처럼 보이는 건가요??
e-가 축적된다고 할 수 있는건가요?
1. 공핍층은 말 그대로 아무런 캐리어가 없는 것입니다.
2. depletion mode 에서는 inversion electron은 없다고 가정합니다. 축적이란 표현은 정확히 무슨 의미인지 모르겠습니다.
안녕하세요 교수님 항상 강의 잘 보고있습니다.
제가 스스로 이해해보려고 노력해봐도 어려운 부분이 있어서 이렇게 댓글 남기게 되었습니다.
질문 내용 :
MOS구조 설명하실 때
Gate는 높은 Dopping 혹은 Metal을 사용한다고 설명해주셨는데
이유가 어떻게되는 지 알 수 있을까요?
Threshold voltage가 낮아진다는 결과는 알고있는데 왜 낮아지는지 이해하려고 이것저것 생각해봐도 답이 나오질 않아 문의드립니다.
감사합니다.
단순한 이유입니다. 기생 저항에 의한 voltage drop 이나 발열을 줄이기 위함입니다.
gate 에 doping 이 낮다는 것은, 바꾸어 말하면 저항이 커진다는 뜻입니다.
따라서 이 기생 저항 때문에 voltage drop 이 발생합니다. 즉 gate 에 1V 를 가해도, 실질적으로 채널에 영향을 미치는 전압은 1V 보다 작아지게 됩니다.
결국 이론적으로 예상한 동작전압보다 더 큰 전압이 필요하게 되며, 이것은 전력 소모량을 증가 시킵니다.
또한 저항이 커질수록 Joule heating 에 의한 발열도 커지는 문제가 발생합니다.
따라서 반도체 칩 내에서, 전기적 신호를 전달하는 부분은 conductivity 가 높은 물질을 쓰는 것이 유리합니다.
교수님 반도체 대학원을 준비하며 정말 많은 도음이 됩니다 ㅠㅠ 교수님은 신입니다 저에게 감사합니다. 하나 질문이 있는데 페르미 에너지는 전자 존재확률이 50퍼가 되는 에너지인데 왜 높이가 같게 표현을 맞춰주어야 하나요?!
앗 STEADY STATE이라 그런건가요
이전 과목인 [물리전자공학]에서 배운 내용 입니다. 열적평형상태(thermal equilibrium state)에 놓이게 되면 캐리어의 이동이 사라지는 평형상태가 만들어지며, 이것은 수평한 페르메레벨로 나타나게 됩니다. steady state 와는 다른 개념입니다.
안녕하세요 교수님
질문이 있습니다
MOS에서 oxide에서는 fermi level 개념과 work function 개념이 없는 건지 알고 싶어요
수업 너무 좋아요 감사합니다
절연체에도 Fermi level, work function 이 정의됩니다. 다만 Ec 레벨과 Fermi level 사이가 너무 멀어 conduction band 에 전자가 거의 없습니다. 특별한 oxide 물질인 경우를 제외하고는 Fermi level 은 큰 의미가 없습니다.
감사합니다!!!!! 열평형 상태에서 MOS 에너지밴드 다이어그램 그릴 때 oxide의 fermi level은 고려하지 않아도 되는 건가 궁금했어요 그리고 어떻게 metal이랑 semiconductor work function 차이가 oxide랑 semiconductor band bending 합이 되는 건지 조금 헷갈렸었는데 잘 이해가 됐어요 감사합니다!
안녕하세요. 혹시 공정 수업도 추후에 업로드 하실 예정이신가요?? 수업 항상 너무 잘 듣고 있습니다!
이번학기에는 시간이 없을 것 같고, 이번학기 강의가 마무리 되면 기초수준의 공정 강의를 준비하려 하고 있습니다.
감사합니다!
안녕하세요 교수님 20:10 여기서 왜 E Fs는 기울어지지않는건지 여쭤보고 싶습니다.
앞부분에서 이미 설명 했습니다.
교수님 질문있습니다. 21:18 에 Flat band 상태의 Band diagram 에서, Efm = Efs 로 표기되어있는데, Flat band voltage는 Si쪽의 Band bending이 휘지않게 즉, 평평하게만 만들려는 voltage 아니었나요??
그리고, Depletion에서 Inversion으로 갈 때, V>>0 으로 점점 늘린다면, Metal의 Fermi level이 Depletion 때의 Efm보다 더 내려갈 수 있지않나요??
@@Hero_Zero1204 Efm = Efs 인것은 flatband 와 상관없이, 그냥 이 에너지밴드다이어그램이 그려질때의 조건입니다. 즉, Efm = Efs 인 경우에 대해 그려진 에너지밴드란 뜻 입니다.
이미 inversion mode 일때 depletion mode 일때보다 Efm 이 더 아래로 내려가게 그려져 있습니다.
@@DevicePhysics 아... 그렇네요.. 빠른 답변 감사합니다!
안녕하세요 교수님 좋은 강의 감사드립니다.
1. 앞 강의에서 MOS 가 캐패시터 구조라는 것을 이해했습니다.
따라서 게이트에 (+) 전압 인가시, SiO2 라는 유전체를 두고 반대편인 Si 쪽은 분극 현상에 의해 - 전하를 띄는 것이라 생각해도 괜찮을까요?
2. 접합 시, trap에 의해 charge transfer이 발생하여 bending이 발생한다는 댓글을 보았습니다.
이때, trap이 매우 적은 경우일 때는 어떻게 적용되는지 알고 싶습니다.
정리하면
접합 시, Band bending의 메카니즘이 oxide의 trap으로만 적용 가능하다면, trap이 매우 적을 경우는 어떤지 궁금합니다.
니다
3. 접합 시 metal 과 Si의 일함수 차이로 trap을 통해 캐리어의 이동이 발생한다고 이해했습니다. 이를 누설전류라고 말씀하셨는데,
많은 양의 charge transfer가 발생해야 일함수의 차이만큼 band bending이 발생할 수 있는 것이 아닌가요? 헷갈려서 질문 남깁니다
감사합니다
1. 네 맞게 생각한 것입니다.
2.3. trap에 의한 charge transfer 과정은 접합이 형성된 직후부터 thermal equilibrium state에 도달하는 순간까지만 발생하는 것입니다. 즉, 페르미레벨에 평평하게 형성되는 이유이며, 그 이후의 MOS동작에는 영향을 주지 않습니다. 따라서 trap의 양이 적더라도 equilibrium state에 도달하는 시간이 더 오래 걸리는것일 뿐이지 결과적으로는 아무런 차이가 발생하지 않습니다.
@@DevicePhysics 감사합니다 교수님
안녕하세요 교수님, 질문사항이 있어 댓글 남기게 되었습니다
MOS 구조에서 metal에 전압을 인가하는 상황에서 MS의 fermi lv 차이가 발생하는데 S의 fermi lv은 doping 농도에 의존하므로 전압에 의한 fermi lv 이동은 metal에서 일어난다고 알고 있습니다. 따라서 걸어준 전압만큼 metal의 fermi lv이 바뀌면서 전압에 의해 인가된 에너지가 상쇄되었는데 왜 S에서 밴드의 휘어짐이 발생하는지 잘 모르겠습니다.
감사합니다.
뭔가 잘못 이해하고 있습니다. 전압이라는것은 상대적인 전위차이기 때문에 어느 한 위치에서 정의되는것이 아닙니다. 그리고 S의 페르미레벨이 도핑농도에 의존한다는 말도 틀렸습니다. 도핑농도는 Ec-Ef만 결정합니다.
@@DevicePhysics 답변 감사합니다 교수님.
그렇다면 도핑 농도는 S의 bulk 부분에서의 Ec-Ef를 결정하는 것인가요? 만약 이것이 맞다면 metal 전압 인가 상황에서 Efm과 Efs의 상대적인 전위차가 발생함에 따라 S bulk에서 Ec-Ef의 값은 유지된채로 Efs가 변화하며 bending이 바뀐다고 이해해도 무방할까요?
항상 좋은 강의 감사드립니다.
@@윤재현-q2w 네 맞습니다. 앞에서 배운 pn접합, ms접합과 동일하게 생각하면 됩니다.
@@DevicePhysics 정말 감사합니다 교수님.
안녕하세요 교수님. Mos operation accumulation 에서 metal에 걸어준 전압이 음수면 페르미레벨이 올라간다고 나와있는데 이유가 무엇인가요?
선수과목인 [물리전자공학]에서 이미 배운 내용이니 먼저 복습하길 바랍니다.
안녕하세요 교수님 정말 많은 도움을 얻고있습니다! 혹시 P-type만 다뤄주셨는데,
N-type으로 그려보니 Vg
네 다 맞습니다.
22:16초 부분에 gate쪽에 -전압이 인가된게 아니라 +전압이 인가된게 아닌가요?
네 실수한 부분이어서 영상 더보기란에 미리 안내를 해놓았습니다.
교수님, 좋은 강의 감사합니다. 질문이 있는데요. 어떤 공정 조건에서 Vfb가 변했다면 어떻게 해석을 해야 하나요?
공정 조건을 다 알아도 이유를 알기 어려운데, 그냥 Vfb 가 변했다고만 말하면 어느 누구도 답할 수 없습니다.
Gate metal 재료 변경에 따른 work fuction 변화에 따른 Vfb 변화는 있을수 있는지요. 사실 이 부분이 배경입니다.
@@cpbe74 [기초반도체공학|4.4] 강의에 설명이 있습니다. workfunction 의 차이가 바로 Vfb 입니다.
교수님 강의를 듣다 질문이 있어서 댓글 남깁니다.
1.전압에 따른 동작모드 부분에서 V>0일때 Depletion과 V
강의에서 p-type Si 을 기준으로 설명하였기 때문에 전자는 minority carrier 이며, 홀에 비해 농도가 상대적으로 매우 적습니다.
1. 따라서 majority carrier 인 홀이 밀려나야 depletion region 이 형성되는 것입니다.
2. 마찬가지로 전자도 accumulation 되긴 하지만, 그 수가 상대적으로 적기 때문에 무시하는 것입니다.
Oxide 층 때문에 Mos에는 전류가 흐르지 않는다고 말씀해주셨습니다.
전압을 인가하지 않은 상태에서 V>0이 인가되는 찰나의 짧은 시간 동안에는 P-type Si 부분에 캐리어의 움직임으로 인해 전류가 발생할 수 있을까요?
제가 전류가 흐르지 않는다고 말한 것은 DC 전압이 인가된 상황에 대해서 입니다.
이미 전자회로 시간에 배웠겠지만, AC 신호가 capacitor 에 인가되면 전류가 발생합니다. t=0 에서 전압을 인가하는 순간이 바로 AC 신호가 인가되는 것입니다.
@@DevicePhysics 연결이 딱 되네요 감사합니다.
mos 마지막에 설명하신 inversion에서 M의 가한 전압은 강한-전압이라고 설명하셨는대 +전압 아닌가요??
+전압이 맞습니다. 강의에서 잘못 설명한 부분은 영상 더보기란에 설명되어 있으니 참고 바랍니다.
안녕하세요 강의 항상 잘 보고 있습니다 질문이 몇가지 있습니다
1. 문턱전압이 게이트 전압과 같아지는 시점부터 채널이 형성되는 건가요?
2. Strong Inversion이 되는 시점부터 Pinch-Off 현상이 발생하는 건가요?
1. Vt는 임의로 정한 기준입니다. Vt 가 되는 시점에 갑자기 채널이 생기는 것은 아닙니다. 실제로는 depletion mode 에 들어가는 순간부터 imversion charge 의 양이 증가하기 시작합니다.
2. 아닙니다. pinch off 는 게이트 전압과 드레인 전압과의 상관관계로 발생합니다.
안녕하세요 교수님 궁금한점 생겨서 질문드리고싶습니다. depletion mode에서 inversion mode로 넘어갈 때 depletion영역은 더 넓어지고 또한 (-) space charge 가 있는데 같은 (-)인 전자가 bulk에서부터 surface까지 넘어올 수 있는 이유는 무엇인가요??
뒤에 강의를 보고 이해가 되었습니다 감사합니다
안녕하세요 교수님. 이상적인 flat band라고 가정할 때, acuumulation 상태로 만들려면 게이트에 음의 전압을 인가해서 게이트의 페르미준위가 올라가는것은 알겠는데, p형 반도체의 Ec, Ev에너지 밴드가 왜 같이 위쪽으로 휘는지 이해가 안됩니다..전압은 상대적인 값이라서 게이트에 음의 전압이 인가되면, p형 반도체에는 상대적으로 양의 전압이 가해지는것이 아닌가요? 그래서 p형 반도체의 에너지밴드가 아래쪽으로 휘어야하는게 아닌가요? 또한 마찬가지로 게이트에 양의 전압을 인가할 때, 게이트의 페르미준위가 낮아지는것은 알겠는데, p형 반도체의 Ec, Ev 에너지 밴드가 왜 아래쪽으로 휘는지 잘 모르겠습니다. 답변주시면 감사하겠습니다.
밴드의 움직임을 잘못 이해하고 있는것 같은데, accumulation 일때 Si 은 아래쪽으로 휘어지게 그려져 있습니다. inversion 일때는 Si 은 위쪽으로 휘어집니다.
빠른 답변 감사드립니다. accumulation 상태가되면 반도체의 페르미준위랑 Ev가 가까워지고 oxide계면에 홀이 몰리는 상태가 되는것은 이해했습니다. 게이트에 음전압가하면 게이트의 페르미준위가 올라가는것도 이해가 됩니다. 근데 게이트에 음전압가한것이 왜 접합부 근처 반도체의 Ev,Ec 밴드의 에너지준위를 올려주는지 모르겠습니다.ㅜㅜ 책에 적혀잇는 내용인데 이해가 안됩니다..
@@akakakakak-jy9re oxide 만 빼면 앞에서 배운 pn접합, ms접합과 밴드가 움직이는 과정은 동일합니다. 앞의 내용들을 다시 복습해보길 바랍니다.
답변 감사합니다!
flat band voltage 부분에서 metal 쪽 fermi level을 높이기 위해 -전압을 인가하는 것은 이해가 갑니다. 그런데 Si 쪽 band가 다시 평평해지는 이유를 잘 모르겠습니다. Si에는 상대적으로 +전압이 되어 hole들이 다시 surface 쪽으로 채워지기 때문이라고 생각해도 될까요???
추가적으로, Depletion mode 에서 metal쪽에 +전압을 인가하여 surface근처의 hole들이 밀려나 depletion region이 생긴다고 하셨는데, metal쪽에 +전압이 인가되면 Si쪽은 상대적으로 (-)전압이 되어 앞에서와 반대로 hole들이 끌려간다고 생각해도 되는건가요?
네 원래 전압이라는게 상대적인 전위차이므로, 본인이 이해하기 편하다면 그렇게 생각해도 상관없습니다.
안녕하세요 20분쯤의 operation mode에서 게이트 전압이 인가되었을때 왜 Efs가 평행한지 이유를 모르겠습니다
게이트 전압을 인가하면 비평형상태라 페르미 레벨이 평행하면 안되는 것이 아닌지 궁금합니다 교수님
MOS 에서는 전류의 흐름이 발생하지 않습니다. 따라서 준평형상태(quasi-equilibrium) 상태로 간주할 수 있으며, 캐리어의 이동이 없기 때문에 페르미레벨은 수평하게 유지됩니다.
안녕하세요 교수님
전압을 걸었을때 metal쪽 페르미레벨도 움직일 수 가 있나요?? 아니면 반도체 쪽 페르미 레벨이 움직여서 상대적으로 금속쪽 페르미레벨이 움직이는 것처럼 보이는 건가요?
전압 = 전위차 입니다. 기초전자기학 설명 영상을 복습해 보길 바랍니다.
안녕하세요 교수님. 강의 보다가 질문이 생겨서요!
1. MOS구조에서는 Oxide가 metal과 semiconductor 사이를 막고 있는데 전자가 어디로 이동해서 band가 bending이 되는걸까요??
tunneling이 되는건가요??
2. pn접합에서는 캐리어들이 접합시 difusion으로 이동하는 것으로 알고있는데, MS, MOS에서는 접합시 어떤 매커니즘으로 이동할까요??
그저 Ef가 높은곳에서 낮은곳으로 이동한다라고 만 설명할 수 있을까요??
1. 에너지밴드를 잘못 이해하고 있는것 같습니다. 전자가 이동해야 밴드가 휘어지는건 아닙니다.
2. 질문하는 시점이 정확히 어떤시점인지 모르겠습니다. 접합이 형성된 직후 인가요?
MS 접합은 pn접합과 동일합니다. MOS 에서는 이미 알고 있듯이 oxide 때문에 캐리어가 metal과 Si사이를 이동하지는 못합니다.
@@DevicePhysics 1. Pn 접합에서 전자들이 ntype에서 ptype으로 이동하고 홀은 반대로 이동하고, 남아있는 fixed charge에 의해서 전위차가 발생해 밴드 밴딩이 일어나는 것으로 이해하고 있었습니다. MS(ntype반도체) 컨택에서도 밴드 밴딩이 일어나는 매커니즘이 전자가 metal로 이동하여 반도체에는 pn과 마찬지로 밴딩이 일어나고 metal에서는 표면에 전자가 쌓여 델타함수라 밴드밴딩이 없는것으로 이해했습니다. 따라서 mos도 전자가 이동해야 ntype에서 전기장이 발생하고 전위차가 발생해 밴드밴딩이 일어나야된다고 추측해봤는데 틀린걸까요? 그렇다면 밴드밴딩이 일어나는 매커니즘을 그저 물질끼리 접합시 전자가 존재하는 확률이 1/2인 지점인 페르미레벨 일정해야하니까 휜다라고밖에 설명할 수없는걸까요?
@@charlieahn3085 아 무엇이 궁긍한것인지 이제 이해했습니다.
MOS에서 이상적인 oxide는 절연체이기 때문에 캐리어의 이동을 완벽하게 막습니다. 하지만 실제 oxide 는 전자나 홀을 가둘수 있는 interface trap 이나 oxide trap 을 가지고 있습니다. 따라서 접합을 형성한 직후에, 이러한 trap 들에 전자나 홀들이 가둬지거나 빠져나가면서, 결과적으로는 metal 과 Si의 페르미레벨 차이를 맞추게 됩니다. 요약하면, oxide 내에 존재하는 trap을 통한 charge transfer 과정을 통해 페르미레벨이 수평하게 맞춰지게 됩니다.
@@DevicePhysics 확인하고 생각해보느라 답장을 못했습니다. 죄송합니다.
생각해보다가 다른의문이 생겼습니다. 자꾸질문해서 죄송합니다..아무리 찾아도 의문을 해소할수가 없어서요..
@@DevicePhysics 1-SQ1.
MOS구조에서 oxide를 사이에 놓는 이유가 capacitor를 만들어 전자가 쌓이게 해서 channel을 형성하기 위함이라고 알고있었습니다. 근데 만약 전자가 metal로 이동해서 fermi-level이 수평하게 맞춰진다면, mos에서도 전류가 흐르는 것이고, 그렇다면 mos구조를 만든 의도가 흐려지는 것 아닌가요??
(생각해본 이유1)
oxide가 두꺼워지면 밴드밴딩이 안되서 이 문제가 해결됨
(생각해본 이유2)
defect의 수가 매우 적어서, 인가한 전압만큼의 전자가 metal이나 semiconductor로 못 이동함
전압을 인가하지 않았을 때의 band diagram를 이해했습니다. 그런데 전압을 인가하는 부분부터 이해가 되지 않습니다.
flat band를 만들어주기 위해서 nmos에 Vfb를 인가해주는데 이때 p-si의 energy band를 flat해주기 위해서 Efs가 내려와야 된다고 생각했습니다. 그럴려면 Vfb
21:06초에서 flat band의 그림을 보게 되면 Efs랑 Efm이 동일선상에 있는데 페르미 레벨이 같기 위해서는 접합 후 바이어스를 인가하지 않은 상태여야 하지 않나요?
그런데 어찌되었든 접합 후 Vfb라는 bias를 인가했는데 어떻게 band diagram에서 Efs랑 Efm이 같은지 이해가 되지 않습니다
@@929ok8 에너지밴드가 그려진 상황이 Si 과 metal 의 workfunction 값이 같은 상황이기 떄문입니다.
즉, 꼭 이렇게 그려져야 되는 것이 아닙니다. Si 과 metal 의 workfunction 이 다르다면, 다른 형태로 flatband 상태의 에너지밴드가 그려지게 됩니다.
이때 p-si의 energy band를 flat해주기 위해서 Efs가 내려와야 된다고 생각했습니다 --> 이 부분부터 잘못 생각하고 있습니다.
accumulation 상태에서, Efm이 Efs 보다 높기 때문에, flatband 상태를 만드려면 Efs 가 Efm 쪽으로, 즉 위쪽으로 올라가야 합니다.
안녕하세요 교수님 질문있습니다 .페르미 에너지준위는 수평을 맞춰줄시, 높은곳이 낮은곳으로 가야하는거 아닌가요? Efm이 Efs로 내려가야 하는거 아닌가요? / 또 질문 하나 더있는데요, 메탈에다가 마이너스 전압인가시 왜 메탈쪽 페르미 에너지레벨이 감소하고 플러스 전압인가시 메탈쪽 페르미 에너지레벨이 증가하나요?
Efm이 Efs로 내려가야 하는거 아닌가요?
--> Efm 이 내려간다고 생각하든, Efs 가 올라간다고 생각하든 결과는 동일합니다. 어떤식으로 해석하든 최종 에너지밴드는 달라지지 않습니다.
메탈에다가 마이너스 전압인가시 왜 메탈쪽 페르미 에너지레벨이 감소하고 플러스 전압인가시 메탈쪽 페르미 에너지레벨이 증가하나요?
--> 물리전자공학에서 배운 에너지밴드에 대한 개념이 이해되어 있지 않은 것 같습니다.
[물리전자공학|3.5] 강의를 먼저 이해를 하고 pn 접합이나 ms 접합을 공부하길 바랍니다.
교수님 양전입이랑 음전압을 가했을때 어떨때는 밴드가 올라가고 어떨땐 내려가던데 이거 어떻게 판단하는건가요? Metal이냐 n type 반도체냐, p type 반도체냐에 따라 다 다른건가요?
이전 과목인 [물리전자공학]에서 이미 배운 내용이니 복습 바랍니다.
안녕하세요 교수님 강의 수강하다가 궁금한 점이 있어 질문드립니다. PMOS의 경우 강한 + 전압을 걸어야 Inversion이 되어 Oxide 인근 영역이 n타입처럼 작동하는것은 이해되는데 전압을 걸지않고 band가 flat되어 있는 상태도 fermi level이 Ec에 가까워 inversion 된것처럼 보이는데요. 두개의 차이가 무엇일까요?
1. 이 강의에서 PMOS 를 설명한 부분이 없습니다.
2. PMOS 에서는 (-) 전압을 가해야 inversion 이 됩니다.
3. 나머지 질문은 무슨 뜻인지 이해가 되지 않습니다.
@@DevicePhysics 질문이 잘못된 것 같아 다시 문의 드립니다
1. 17:25분 Metal과 P-type Semi가 전압이 가해지지 않고 접합되어 있을때 Oxide 근처 P-type Semi의 Efs가 Ei보다 높아 마치 N-type Semi 같은데요. 21:54분쯤 강한 + 전압을 통해 Inversion이 되었을 때도 이때와 마찬가지로 Oxide 표면 인근 P-type Semi의 Efs가 Ei보다 높아 N Type처럼 행동하여 전자가 밴드에 모여 반도체가 동작하게 되었습니다. 두개 조건이 모두 Oxide 근처에서 inversion 된것처럼 보이는데 차이가 어떤 것인지 궁금합니다
@@묻고더블로가-i6x 뒤에 이어지는 강의들을 더 배우면 알게될 내용입니다.
17:25 에 그려진 에너지밴드 다이어그램 상황은, inversion 이 완전히 이루어진 상황이 아닙니다.
전압을 인가하지 않았을 때, metal 과 Si 의 페르미레벨 차이만큼 밴드 밴딩이 발생하게 되는데, 이 차이에 의해 전압을 인가하지 않아도 inversion 이 될 수도 있고 아닐수도 있습니다.
@@DevicePhysics 답변 정말 감사합니다 ㅎㅎ 뒷강의도 더 들어보면서 공부하겠습니다~
영상 잘보고 있습니다.
궁금한 점이 있어서 댓글 남기는데 mos energy band 구조에서 왜 semiconductor의 energy band가 bend되는지 궁금합니다. Ms junction과 똑같은 이유로 생각하면 되나요? 그렇다면 energy band에서 ox역활은 어떻게 되나요?
뒤에 이어지는 강의에서 설명이 나옵니다. 처음에 metal 과 Si 의 workfunction 차이 = oxide 의 band bending + Si 의 band bending 이 됩니다.
@@DevicePhysics 답변 감사합니다! 다만 의문점이 드는 부분이 Si와 metal의 workfunction 차이가 oxide의 band bending으로는 다 커버될 수 없나요?
@@한옹웅 세 물질이 페르미레벨이 수평하게 맞춰지면서 전자이 이동이 발생하지 않도록 평형상태가 만들어지는 것입니다. 이러한 과정속에서 밴드가 휘어지게 되는 것입니다. oxide 밴드만 휘어져야할 이유가 없습니다.
Depletion Mode VS Inversion Mode 관련해서 질문있습니다.
정성적으로 해석했을때,
Depletion Mode의 경우 Gate에 양전압을 가해주니까 P-type Semiconductor에 있는 Hole들이 밀려나면서
(-) fixed charge만 남으니 Depletion mode가 되는거잖아요?
그렇다면 왜 V>>0 더 큰 전압을 가해준다고 해서 , Depletion Mode처럼 되지않고 (-)가 끌려오게 되는건가요??
단순히 큰 전압을 인가해줬다고 Depletion region을 무시하고 electron들이 끌려온건가요?
depletion에서 inversion mode 로의 전환은, Vg=Vt 에서 갑자기 진행되는 것이 아닙니다. 당연히 중간 단계가 있으며, 임의의 시점(Vg=Vt)을 정해 구분하는것 뿐입니다.
실제로는 depletion mode 부터 전자가 채널을 형성하기 시작합니다. 다만 그 양이 적을 뿐이며, 모델링 과정을 단순화하기 위해 무시하는것 뿐입니다.
depletion mode 부터 모이기 시작한 전자의 농도가 홀의 농도와 같아지는 시점을 threshold 로 정의하고, 그 이후를 inversion mode 로 간주하는 것입니다. 즉, 연속적인 변화를 편의상 두가지 모드로 구분해서 이해하는 것 뿐입니다.
안녕하세요 교수님.
MOS 구조에서 accumulation mode의 EBdiagram을 보고 앞서 배운 2DEG, HEMT와 비슷하다는 느낌을 받았습니다.
실제로 비슷하게 활용이 가능한지, oxide에 의해서 불가능한 것인지 궁금합니다.
(사실 MOSFET 파트에서 결국 쓰임새가 있는 동작모드는 inversion인 것 같은데 그런 것에 비해서 accumulation, depletion mode를 자세히 다루기 때문에 어떤 쓰임새가 있는 것인지 궁금합니다..)
그리고 MS junction에서 Ef pinning에서 설명하셨던 oxide(amorphous층)와 현재 다루는 oxide가 서로 다른 것인가요? 그렇다면,
MOS에서의 Oxide가 금속산화물이고, 공정상 안정적으로(SiO2같이) 만들 수 있어서 amorphous하지 않다고 보면 되는것일까요?
1. MOSFET 의 inversion 과 HEMT 의 2DEG 는 carrier 가 모여있다는 점은 비슷하지만, 그 외에는 많이 다릅니다.
1.1) MOSFET inversion 은 게이트 전압에 의해 전자를 채널에 모은 상태이지만, HEMT 는 자체의 에너지밴드구조 때문에 전압을 가해주지 않아도 전자가 에너지밴드 well 에 모이게 됩니다.
1.2) MOSFET 에서 전류의 흐름을 만들 때, 가해지는 게이트 전압에 의해 Si/SiO2 경계면에 많은 전자들이 몰려있게 되면서 surface scattering 이나, carrier-carrier scattering 과 현상들이 발생해서, 결과적으로 이동도(mobility) 가 낮아지게 됩니다. 반면 HEMT 는 양자역학에서의 infinite potential well 처럼 특정한 에너지 준위에만 전자가 존재하게되며, 결과적으로 마치 자기부상열차처럼 전자가 scattering 없이 매우 빠르게 이동할 수 있어 mobility 가 상당히 높아질 수 있게 됩니다.
1.3) MOS 에서의 accumulation mode 는 사실 MOSFET 에서 크게 중요하지는 않으나 (off 상태이기 때문에),
depletion mode 는 MOSFET 에서의 subthreshold (weak inversion) 특성을 결정하기 때문에 중요합니다.
2. 무언가 혼동이 있습니다.
2.1) MS junction 에서 이야기한 것은 원하지 않는 interface oxide 층을 의미합니다.
즉, 대부분의 금속은 공기중에 노출되면 산화가 되기 때문에 겉표면에 매우 얇은 산화막을 가지게 됩니다 (native oxide 라 부릅니다). 이런 산화막이 존재하는 상황에서 그대로 실리콘과의 접합을 만들게 되면, 산화막 안에 있는 trap 때문에 페르미에너지레벨이 엉뚱한 위치에 고정(pinning)되어, 결과적으로 우리가 원래 예상했던 금속의 workfunction 과는 다른 workfunction 을 가지게 됩니다.
2.2) 이러한 native oxide 문제를 없애기 위해, 대부분의 반도체 공정과정은 진공챔버 안에서 진행합니다.
2.3) MOS 에서 이야기하는 oxide 는 우리가 일부러 증착공정을 통해서 만드는 (gate) oxide 층입니다. 즉 금속의 산화막이 아닙니다. 기초반도체공학 강의에서는 모든 gate oxide 는 SiO2 로 가정하고 있습니다.
물론 MOS 를 만들때도 원치않는 interface oxide 층이 금속쪽에 발생할 수 있지만, 그것에 대한 영향은 고려하지 않습니다.
안녕하세요 교수님 접합 후 전압 인가 시 에너지 밴드 그리는 상황에 대한 질문입니다.
앞서 답변 해주신 것처럼 에너지밴드를 그릴 때 변하지 않는 ""물질마다의 물리량들(전자친화도, 일함수, -페르미레벨- (fermi level은 전압인가시 변화하므로))의 상대적인 값을 기준으로 그리는 것이라고 생각하면 되나요?
[물리전자공학] 에서 배웠듯이 열적평형상태에서의 에너지밴드 다이어그램을 그릴 때는, 페르미레벨이 절대적인 기준입니다. 따라서 먼저 페르미레벨을 수평하게 그린 다음, 물질마다의 물리량들이나 도핑농도들을 고려해서 그려주면 됩니다.
어느 부분이 궁금한 것인지 잘 모르겠지만, 지금 MOS 의 에너지밴드 다이어그램이 잘 그려지지 않는다면, 앞에서 배운 pn접합, ms접합의 에너지밴드 다이어그램을 먼저 이해해보길 바랍니다.
@@DevicePhysics 답변 감사합니다!
전압 인가 시엔 페르미 평형이 깨지기 때문에 bending 상태에서 flat 상태로 넘어가는 과정이 헷갈렸었습니다!
이때는 페르미 레벨을 기준으로 그릴 수 없고, 다른 물질 상수 간의 관계로 그리는 것이 맞나요?
@@glencheckisthename 전압이 어디어 걸리는지를 생각해야 합니다.
앞에서 배웠듯이 pn접합이나 ms접합에서는 depletion region 에만 전압이 걸리니, depletion region 에서 외부전압만큼의 페르미레벨 차이가 발생합니다.
MOS 에서는 oxide 에도 전압이 걸리기 때문에, 외부 전압이 실리콘과 oxide 에 분배되어 걸립니다. 뒤의 강의에서 정확한 수식에 대해서는 따로 배웁니다.
@@DevicePhysics 이틀간 고민한 것이 전압이 어디에 걸리는지를 생각해야 된다는 문장에서 정확히 머리에서 이해가 갔습니다!! 정말 감사합니다.
교수님 질문 있습니다 gate에 -전압을 인가하면 에너지 밴드가 올라가고 + 전압을 가하면 아래로 내려가는 부분이 이해가 가지 않습니다
물리전자공학에서 배운 내용입니다. 물리전자공학 챕터3 에너지밴드 부분을 복습 바랍니다.
안녕하세요, metal에 음전압을 인가했을 때 fermi level이 상승하는 부분에 대해서, E=-qV를 따르기 때문이라고 생각하면 될까요?
네 맞습니다. [물리전자공학|3.5] 강의를 참고 바랍니다.
안녕하세요 교수님. 이러한 양질의 강의를 무료로 공개해주셔서 항상 큰 도움을 받고 있습니다. 다름이 아니라 flat band voltage의 부호를 결정하려고 그림을 그리다 보니 궁금한 점이 생겼는데요. 금속의 일함수>반도체의 일함수인 경우에는 밴드 접합 후에 positive bias를 인가해야 밴드가 flat 해지므로 V.FB > 0, 금속의 일함수 < 반도체의 일함수인 경우에는 negative bias를 인가해야 밴드가 flat 해지므로 V.FB < 0라고 이해했습니다. 그런데 만약에 금속의 일함수 = 반도체의 일함수라면, 접합을 시켜도 이미 fermi level이 constant 하므로 band bending이 생기지 않을 것이고, 그에 따라 추가적인 gate bias를 인가하지 않아도 이미 밴드는 flat 하므로 V.FB = 0이 되어야 할 것 같다고 생각했습니다. 그런데 수식 전개를 통해 얻은 V.FB 식에서는 oxide의 캐패시턴스와 charge가 있어서 일함수 차이가 0이어도 flat band voltage가 존재해서 제가 생각한 것에 뭔가 잘못된 점이 있는 것 같습니다. 혹시 제가 잘못 생각한 부분이 있을까요?
생각하는게 맞습니다. 금속의 일함수=반도체 일함수 인 상황에서는 VFB = 0 입니다.
그리고 flatband 상황에서는 실리콘쪽에 어떠한 charge 도 없습니다. [기초반도체공학|4.4] 강의에 자세한 설명이 있습니다.
@@DevicePhysics 알림이 안와서 늦게 확인했습니다 답변 감사합니다!!
안녕하세요 교수님! 수업 잘 듣는 중 궁금한 점이 생겨서 댓글 남깁니다!
19분 3초 경 (-)전압을 Gate에 인가했을 때 Metal의 페르미레벨이 올라가는 이유가 무엇인가요?
반대로 설명했습니다.
영상 중 오류는 더보기란에 설명이 되어 있으니 참고 바랍니다.
Inversion mode 설명하실 때 오류는 인지하였습니다!
Accumulation mode 설명하실 때 (-) 전압에 의해 Metal의 페르미레벨이 올라가는 이유가 궁금하였습니다.
@@선재원-z8g 아, 그건 이미 [물리전자공학] 과목에서 배운 내용이고, 앞에서 pn 접합, ms 접합에서도 여러번 다룬 내용입니다.
자세한 내용은 [물리전자공학|3.5]를 참고 바랍니다.
inversion상태에서 강한 +전압에 이끌려 전자가 이동하는 매커니즘 말고 도너준위 상에서 전도대 위로 올라가는 매커니즘도 있을 수 있나요?
물리전자공학에서 배운 내용인데, 도핑을 하고 난 이후에 열처리공정을 통해 모든 dopant 는 전부다 이온화합니다. 즉, 도너준위에 남아있는 전자는 애초에 없습니다.
답변감사합니다! 그렇담 inversion영역이 되려면 + 전압을 가해줬을때 diffusion에 의해 bulk에서 끌려오는 전자와 depletion region에서 thermal generation에 의해 생성된 전자가 밴드 위로 올라가는 현상 두 가지로 이해하면 될까요?
@@hazel4230 네 맞습니다. [기초반도체공학|4.5] 에서 다시 한번 설명하였으니 참고 바랍니다.
제공해 주신 강의는 항상 많은 도움이 됩니다. 감사합니다. 교수님. 21:39 에서 Vt>0 이므로 semicondctor의 hole들이 오른쪽으로 이동하는 것까지는 이해가 되는데, hole들이 밀려나간 지역에 Accpetor이온들이 만든 Fixed charge들이 depletion 지역이 형성한다는 것에는 의문이 듭니다. 보통 PN다이오드에서 depletion 영역이 생기는 이유는 n영역의 다수 Carrier인 electrons이 p영역의 hole로 가서 결합을 하여 전자를 잃은 n영역에는 +이온이, 전자를 얻은 p영역은 -이온이 생기는 원리인데, 21:39 에는 Semiconductor과는 Insulator인 oxide와 붙어있는데 어떻게 Acceptor 이온이 생기는 지 궁금합니다.
pn접합에서, 전자-홀이 만나 recombination 하기 때문에 donor 나 acceptor 가 이온화가 되는 것이 아닙니다.
[물리전자공학] 에서 배웠듯이, donor 나 acceptor 들은 실리콘에 주입된 이후에 열처리 과정을 통해 이온화가 됩니다.
즉, 이미 이온화는 되어 있지만, 주변에 전자와 홀들이 있기 때문에, 전체적으로 봤을 때는 중성을 띄게 됩니다.
그 다음 depletion region 이 형성되는 과정은, majority carrier 가 어떠한 이유든지 사라지기만 한다면, donor 나 acceptor 가 만드는 fixed charge 들이 드러나게 되면서 (중성이 깨지면서) depletion region 이 형성됩니다.
MOS 에서는 게이트에 양의전압을 인가하면, 이 전압에 의한 E-field 가 p-type 실리콘에 가해지고, 이 E-field 에 의해 홀이 힘을 받게 되어 oxide 에서 먼쪽으로 이동하게 됩니다.
이렇게 majority carrier 가 이동하게 되면, oxide 근처의 실리콘 영역은 fixed charge 가 드러나게 되면서, carrier 가 거의 없는 depletion region 이 됩니다.
절연체이면 어피니티 값이 제일 작을 것 같은데 왜 큰가요?
제일 작습니다. 다시 확인 바랍니다.
12/12 12/20 0:00
19:53
교수님 정말 재밌고 이해하기 쉬운 강의 감사합니다!!
21:30에서 hole들이 밀려나면서 acceptor 음이온에 의해 depletion region이 생성된다고 말씀하셨는데, 이는 PN접합에서 diffusion에 의한 doner양이온, acceptor음이온이 만들어낸 depletion region과의 차이점이 무엇인가요?? 음이온만 있어도 depletion region과 electric field가 생성될 수 있는건가요?
차이점은 없습니다. 이전에 배운 ms접합에서도 동일하게 depletion region이 형성되었으니 복습을 해보길 바랍니다.
교수님 V (flat band)의 양이 Ef m과 Ef S의 차이일텐데 혹시 이 차이가 mos를 아예 접합을 시키기 전 8:48 초 때의 사진에서의 차이랑도 같을까요? 접합을 시키기 전의 차이와 접합을 시킨 후 다시 전압을 줘서 평평하게 만들었을때의 차이와 같은건가요?
네 맞습니다.