교수님 너무 좋은 강의 잘 보고 있습니다. 항상 감사드리고 존경합니다. bulk Si 농도에 따른 Vth 관련해서 늘 궁금했던거 좀 여쭤보려고 합니다. 모스팻 만들 때 Si sub. 도핑 농도는 목적에 따라 여러 경우가 나올 수 있을텐데요. 도핑이 아주 작거나 혹은 아예 안된건 Vth 가 어떻게 나오는지 궁금 합니다. 단순 수식에 의한다면 flat band voltage만 인가해도 Vth 상황일텐데 이때도 (@Vth) Si channel은 거의 열리지 않았을 것 같아서요?? gate에 계속 전압을 인가하면 Si 표면에 벤드 벤딩이 계속 되면서 채널에 전자 (p-sub) 농도가 혹시 계속 올라 가지는 않는지 궁금 합니다. 만약 sub 농도에 무관햐게 수식대로 Vth가 나오고 그 뒤로는 거의 surface potential 이 바뀌지 않는다면 이런 Mosfet은 turn-on 되어도 거의 drain current가 안나올 것 같은데 맞는지요? 맞다면 왜 그럴까요? 감사합니다 교수님
질문의 의미가 정확히 이해가 안됩니다. 왜 채널이 안생기고 drain current 가 안나온다고 추정하는지가 파악이 안됩니다. 아무튼, intrinsic Si 이어도 channel 이 형성될 수 있습니다. intrinsic Si 의 페르미레벨은 이전강의에서 배웠듯이 midgap 근처이고, 이 값을 이용해서 Vth 를 구하면 됩니다. 다만 애초에 캐리어가 많지 않기 때문에, valence band 에서 conduction band 로 전자를 끌어올리 기위한 큰 에너지 (강한 gate E-field) 가 필요하게 됩니다. 따라서 intrinsic Si 으로 MOSFET 을 만드는 경우는 없습니다.
@@DevicePhysics Ei - Ef 크기 만큼 surface potential 을 역전 시켜서 inversion 시킨다고 하더라도 inversion 된 charge 양이 작을 것이라 (channel 저항이 높아서) cell current 가 안나올거라 예상 했습니다. 이 경우에도 (intrinsic Si) gate 전압이 2*Phi s 에 pinning 되나요?? 감사합니다
항상 강의 너무 잘듣고있습니다! 한가지 질문이 있는데 flat band potencial설명하실때 Pi_fb= E i - E f / q (벌크쪽에서) 라고 정의 하셨는데 이 부분이 이해가 잘 안가서요.. 혹시 metal과 semi의 일함수의 차이로도 정의 할수 있을까요..?
안녕하십니까, 교수님! 강의를 듣다가 궁금한 점이 생겨 질문드립니다. 이전 강의에서 Flat band voltage는 metal과 semiconductor의 work function 차이라고 말씀해주셨는데, 이렇게 되면 oxide와 semiconductor에 전압이 나누어 걸려서 flat band가 되기에는 약간 부족해지는 것이 아닌가요?
교수님 안녕하세요. 전공 복습 용도로 너무나 잘 보면서 공부하고 있습니다. 제가 학부시절때부터 조금 궁금했던 내용인데, Inversion 영역에 e- 들이 증가할때 이러한 carrier들은 Bulk에서 온다고 생각하면 될까요..? 만약 정말 Vg가 많이 증가해서 그 많은 양의 electron들이 channel영역으로 온다고 하였을때 그 많은 양이 bulk에서 온다고 생각하면 그게 가능할까라고 의문이 들었습니다. 요약은 Inversion layer의 electron carrier는 어디서 오는가? 입니다. 좋은 강의 해주셔서 감사합니다.
안녕하세요 교수님 공부를 하고 있는데 궁금한게 생겨 댓글을 남기게 됐습니다. 1. 2분 47초 부분에서 기판이 p type인 경우에 depletion 영역의 폭을 구할 때 one side junction과 비슷하다고 하셨습니다. 이때" n+p 도핑 즉 n이 훨씬 큰 도핑을 한 것처럼 생각한 경우의 폭과 같은 식을 사용하셨습니다." 이거는 왜그런건가요? 제가 생각하기에는 도핑과 depletion폭 사이가 반비례 관계인 xnNd=xpNa 이 식을 이용한것으로 생각하는데 맞나요? 다시말해서 p type 기판의 dep region의 폭은 xp이기에 n 도핑이 많이 된 상황이라고 이해했습니다. 2. 두번 째는 17분 35초 쯤에 파이'm- (카이'+ Eg/2e + 파이fp) 이 식이 m과 s 의 일함수 차이랑 같다고 하셨는데 이 부분이 좀 이해가 안가네요. 영상을 여러번 봤는데도 이유가 좀 부족한 느낌입니다 ㅠㅠ (제가 부족한것 같기도 하구요) 금속과 반도체의 일함수 차이를 그림으로 볼수도 없고.. 그냥 받아들이는건가요??
1. 앞에서 배운 pn접합, ms접합과 동일한 상황이기 때문에 같은 식을 사용하는 것입니다. 밴드가 휘어진 정도와 depletion region 의 폭 과의 상관관계를 앞에서 여러번 다루었으니 복습 바랍니다. 2. 에너지밴드 다이어그램에 각각의 항과 화살표 색깔을 매칭시켜놓았으므로, 왜 그 식이 유효한지 이해할 수 있습니다.
@@DevicePhysics 감사합니다. 근데 두 번째 질문을 제가 잘 전달 못한거 같습니다. Vox0과 파이's의 합이 m-카이'+Eg/2e + 파이 fp인것은 이해가 갔습니다. 그러나 일함수의 차이인 파이 ms가 왜 위의 식과 같은지는 잘..모르겠네요.. 정의라고 하시면 할말이 없을거 같긴하네요
교수님 너무 궁금한게 하나 있습니다 MOS 접합시 실리콘 영역에서 밴드밴딩이 일어나는데 그럼 밴드밴딩이 생겼다는것은 빌트인 일렉트릭필드가 형성되었다고 생각됩니다 그럼 실리콘 영역내에 fixed charge가 있어서 일렉트릭필드가 생길수 있을것 같습니다 여기서 질문은 mos구조에서 실리콘영역의 빌트인 일렉트릭필드를 발생할수 있는fixed charge가 어떻게 발생할수있는지 궁금합니다 제가 잘 이해하고 질문한건지 모르겠네요^^;
이 강의 제일 마지막에 나와 있듯이, [workfunction 의 차이 = oxide 밴드의 휘어짐 + Si 밴드의 휘어짐 (phi_s)] 의 관계를 가지게 됩니다. 즉, 게이트에 인가되는 전압은 oxide 와 Si 에 분배되어 걸리게 됩니다. 따라서 실리콘쪽에 phi_s 만큼 밴드를 휘어지게 만들고 싶다면, 게이트에 단순히 phi_s 만큼 전압을 인가하면 되는 것이 아니라, workfunction 의 차이만큼 인가해야 합니다.
안녕하세요 교수님 1.Mos 접합 시 밴드 밴딩이 생기는 원인이 무엇인지 궁금합니다 (ex pn junction은 전자와 홀의 이동) 2. 접합시 페르미 레벨을 수평하게 할 때 oxide가 양의 방향 기울기를 가지며 휘어지면 반드시 semiconductor 쪽의 밴딩도 양의방향 기울기를 가지며 휘어져야 되는것인가요? 맞다면 이것의 원인이 궁금합니다.
1. oxide 가 절연체이기 때문에 이상적으로는 전류가 전혀 흐르지 않는다고 생각할 수 있으나, 실제 oxide 에도 미세하게 누설전류가 흐를 수 있고, 또한 oxide 내에 존재하는 trap 애 carrier 가 갇히거나 방출되는 현상이 발생할 수 있습니다. 결과적으로 oxide 에 존재하는 trap 에 캐리어가 채워지는 과정이나 누설전류들에 의해 캐리어의 이동이 발생하게 되고, 이를 통해 앞에서 배운것과 동일하게 페르미레벨이 수평하게 맞추어 지게 됩니다. 2. 이 강의에서도 배웠고, 앞에서 배운 pn접합 ms접합때와 상황은 동일합니다. 페르미레벨의 차이만큼 밴드가 휘어지는 것이며, 이것이 built-in E-field 를 만들어 냅니다. 따라서 이 built-in E-field 는 어느 한 방향을 가질 수 밖에 없습니다.
@@DevicePhysics 답변 감사합니다! 그러면 1.접합시 게이트 전압을 인가하지 않았을 때 accumulation depletion inversion 이 메탈과 semiconductor 각각의 에너지밴드 다이어그램 특성(예를 들어 work function, 전자 친화도 등)에 따라 정해질 수 있다고 보면 되는 것인가요? 2. 밴드 밴딩은 oxide와 semiconductor가 같은방향으로 휘어진다고 생각만 하면 되는건가요? (Oxide는 위로 휘어지고 semiconductor는 아래로 휘어지는 상황이 안나오는건지 여쭤보는겁니다.)
@@반도체공부 1. 에너지밴드의 특성이라기 보다 더 정확히 말하면 페르미레벨의 차이에 의해 결정됩니다. 2. 이미 이전에 답변하였듯이 페르미레벨의 차이에 의해 built-in E-field 가 생성되는 것이기 때문이 한방향으로밖에 생길수가 없습니다. pn접합에서 built-in E-field 가 형성되는 과정에 대해 다시 복습해보길 바랍니다.
교수님 금속의 일함수가 절연체의 전위, 반도체의 일함수로 분배됨은 자연스레 알 수 있으나 수식적으로 복잡한 면이 있고 이는 훗날 기억하기에 힘들기에 이를 먼저 그림으로 이해해보려 했습니다. 하지만 등식 pi_ms=V_ox + pi_s 가 아닌 좌변에 마이너스가 붙는 것이 이해가 도통 되지 않습니다. 추가로 수식에서 pi_ms가 pi_metal - pi_semiconductor 로 페르미 준위가 평평하기에 0의 값을 갖는 것인가요?
pi_ms=V_ox + pi_s 식에서의 부호는 크게 신경 쓸 필요가 없습니다. 어차피 pi_s 의 부호도 우리가 임의로 정한 기준에 의해 결정되는 것이라서, 이미 강의에서 이야기 하였듯이 정성적으로만 pi_ms 가 분배되는 상황을 이해하면 충분합니다. pi_metal - pi_semiconductor 는 0 이 아닙니다. 접합을 형성하기 이전의 페르미레벨 차이 입니다.
inversion 에 의한 전자는 계면의 매우 좁은 영역에 모여서 생성됩니다. 반면에 억셉터 이온이 만드는 depletion charge 는 depletion region 전체에 퍼져 분포합니다. 이 fixed charge 들은 주변 실리콘원자들과 공유결합을 하고있기 때문에 이동할 수 없습니다. ns 는 계면에서 존재하는 inversion 된 전자의 농도를 뜻합니다.
안녕하세요 교수님 우선 너무 좋은 강의 덕에 쉽게 공부하고 있어 감사합니다! 궁금한 것이 생겼습니다. threshold 전압 이후로는 게이트 전압이 증가하더라도 surface 전압이 거의 변하지 않고, 즉 depletion영역 변화없이 인벌젼 charge가 형성된다는 것으로 이해했는데 그렇다면 왜 depletion영역에서는 게이트 전압 증가에 비례하여 그 region이 증가하나요? threshold전압 전이더라도 약간의 surface전압 변화가 대응할 수 있는 것 아닌가요?
우리가 강의에서 배울 때는, depletion mode 에서는 inversion charge 가 생성되지 않는다고 가정합니다. 다시 말하면, inversion charge 는 VT 시점 이후에만 형성된다고 가정합니다. 이렇게 가정하는 이유는, I-V 모델을 만들 때 수식적으로 단순해지기 때문입니다. 하지만 실제로는, depletion mode 에서부터 inversion charge 가 서서히 증가하는게 맞습니다. 다만 inversion charge 는 게이트 전압의 exponential 하게 비례하여 증가합니다. 즉, depletion mode 에서의 inversion charge 의 증가량은 미미합니다. 그리고 VT 시점 이후부터 exponential 하게 급격히 inversion charge 가 증가하게 됩니다. 즉 질문에 대한 답은, depletion mode 에서도 inversion charge 가 존재하긴 하지만, 게이트 전압에 exponential 하게 대응되기 때문에, VT 이하의 시점에서는 변화량이 무시할 수 있을정도로 작습니다. 따라서 depletion mode 에서는 주로 depletion charge 가 게이트 charge 에 대응하여 변하게 됩니다.
좋은 강의 감사합니다. 뒤에 강의를 듣다가 이해되지 않는 부분이 있어 다시 듣고 있습니다. inversion charge가 threshold voltage 이후 폭발적으로 증가하는데 이는 charge sheet model 에서 exp함수 내의 surface potential 항의 영향이 커져 그렇다고 수식적으로 이해했습니다. 하지만 정성적으로 이해 해보려 하니 잘 되지 않습니다. gate voltage가 증가하다 weak inversion region 에서 strong inversion region으로 넘어갈때 substrate 내에 어떤 현상이 일어나 갑자기 charge들이 폭발적으로 surface 부근으로 모여 channel을 형성하는걸까요?
exponential 함수를 한번 직접 엑셀로 점을 찍어 그래프를 그려보면, 어느 순간에 값이 급격히 증가되는 그래프를 얻을 수 있을 것입니다. Vt 시점에 어떠한 특별한 현상이 일어나는 것이 아니라, gate 전압에 의해 inversion charge 들이 exponential 하게 증가하는 것이고, 그렇기 때문에 어느 순간에 급격히 증가하는 것처럼 보이는 것입니다.
교수님 Neamen책은 아니지만.. 제가 문제를 풀다가 Vfb=(Si전자친화도/q)- {(Si전자친화도/q)+Eg/(2q)+bulk potential} => -[Eg/(2q)+bulk potential] 로 Vfb값을 구하는 부분이 있는데 물전부터 보긴했는데 휘발성으로 머리에 사라진건지 bandgap으로 Vfb구하는거는 처음보는데...ㅠ 어디파트를 참고해야할까요 ㅠ
@@user-sy9ok5hp1k 그냥 두 물질의 페르미레벨 차이만 구하면 됩니다. 정해진 한가지 공식이 있는 것이 아니라, 에너지밴드다이어그램을 그리고 주어진 정보들을 조합해서 구하면 되기 때문에 여러가지 방법이 존재합니다. 이미 pn접합, ms접합에서 여러번 동일한 과정을 연습해본 것이니, 앞부분을 복습해보길 바랍니다.
Vg가 Vt를 넘길 때, depletion width가 증가하는 대신, 전자가 대신 accumulation 된다는 사실에서 여쭐 것이 있습니다. surface potential이 조금만 증가해도 ns가 많이 증가할 수 있다는 사실의 근거는 수식이 "(n_s)=(n_i)exp(q*ϕ_fp/kT)에서 potential에 관한 exponential function이기 때문에"라고 이해했는데요, 왜 ϕ_fp에서부터 급격히 증가한다고 말할 수 있는지 잘 이해가 되지 않습니다. 예컨대, n_s의 결과 중 분자 E_f-E_i가 kT보다 크기 시작하는 구간이 있다면, 이 경우부터는 exp(x) (x>0) 꼴이 되므로 여기서부터 급격히 증가한다고도 말할 수 있지 않나요?
식을 잘못 이해한 것 같은데, (n_s)=(n_i)exp(q*ϕ_fp/kT) --> 이 식은 surface potential = 2*ϕ_fp 일 때 성립하는 식입니다. 따라서 threshold 시점 이후부터는(surface potential>2*ϕ_fp), n_s 가 exponential 관계에 의해 급격히 증가하게 됩니다.
@@DevicePhysics 답변 주셔서 정말 감사합니다. :) 다만 제가 여쭤보고 싶었던 것은, n_s는 (n_i)exp{(E_f-E-i)/kT}로 정의되므로, E_f-E_i에 값에 관계없이 원래 항상 exponential function인데, V=V_t로 주어져, E_f-E_i = q*ϕ_f를 만족하는 순간부터 왜 급격히 증가한다고 말할 수 있는가였습니다.
질 좋은 강의 잘 듣고 있습니다. 혹시 surface에서의 electron의 농도와 bulk에서의 hole의 농도가 같다는 것이 어떤것을 의미하는 것인지 알 수 있을까요? (왜 각각의 지점에서 캐리어의 농도가 같을때 inversion charge가 형성되는지 궁금합니다. )
threshold 그냥 임의로 정한 기준점입니다. 물리적인 의미는 없습니다. 그리고 inversion charge 가 threshold 이후에 갑자기 생성되는것도 아닙니다. 실제로는 inversion charge 는 depletion mode 에 들어가면서부터 생성되어 점점 증가합니다. 그러다가 inversion charge 의 농도가 bulk 의 majority carrier 농도와 같아지는 시점을 임의로 threshold 시점으로 정의하고, 그 이후에는 inversion mode 로 구분한것 뿐입니다. 다만 학부수준에서는 해석이 복잡해지기 때문에 inversion charge 는 inversion mode 에서만 존재한다고 가정합니다. 즉, depletion mode 에서의 inversion charge 는 양이 적기 때문에 무시합니다.
교수님 안녕하세요, 수업 잘 듣고 있습니다! 이전까지 ms 컨택이나 pn 정션의 경우 실제 mobile 캐리어가 이동하며 fixed charge가 남게되어 band bending(or potential)이 형성되었는데요. MOS 접합시 M과 S의 Workfunction difference로 인한 Band bending의 경우 실제 oxide를 통과하지 못하여 캐리어 이동이 없을텐데 어떻게 fixed charge만 남게되는 것인지 궁금합니다. 외부회로로 hole이 빠져나갔다고 해도 계면만 저렇게 bending되는 것은 어떻게 이해해야할까요..
1. oxide 와 같은 절연체 물질도 전류가 흐를 수 있습니다. 잘 흐르지 않을 뿐입니다. 따라서 캐리어의 이동이 발생할 수 있기 때문에, 충분한 시간이 지나면 열적평형상태에 도달할 수 있습니다. 2. 결국 페르미레벨이 수평해지는 과정에서 밴드 bending 이 발생하게 되는데, 강의에서는 캐리어의 이동에 의해서 페르미레벨이 수평해진다고 설명하였지만, 조금 더 정확히는 에너지의 교환이 이루어지기 때문입니다. 따라서 접합하는 물질 사이에, 캐리어의 이동을 포함해서, 여러 가지 이유들에 의해 에너지의 교환이 이루어지면서, 결과적으로 단일 페르미레벨이 형성됩니다.
교수님 좋은 강의감사합니다. Work function difference 에서 질문드리고싶은데 금속과 반도체의 포텐셜차이가 옥사이드와 반도체에 걸쳐서 생긴다는 설명은 이해 했는데 q파이m' + qVox0 = q카이' + Eg/2 - (q파이s0 - q파이fp) 위식이 성립하는 이유는 무엇인가요? 우항은 반도체의 일함수(컨덕션 밴드에서 옥사이드로 전자를 떼어낼수 있는 힘)인것을 알겠는데, 좌항이 의미하는 값은 무엇인가요?
질문한 식은 물리적인 의미가 있기 보다는, 에너지밴드를 이용해 대략적인 증명을 하기 위해 만든 식이라고 이해하는 것이 좋습니다. 즉, 금속과 반도체의 포텐셜 차이만큼 옥사이드와 반도체의 밴드가 휘어진다는 것을 증명하려고 하는데, 에너지밴드가 휘어진 크기들(강의자료의 화살표들)을 이용해서 대략적인 증명을 이끌어 낸 것이라고 생각하면 좋겠습니다. 교재에 따라 다른 방식으로 증명하기도 하는데, 제가 사용한 교재에서 사용한 방법이라 썩 마음에 들지 않지만 그대로 설명하였습니다. 따라서 이 식 자체는 별로 중요한 포인트가 없고, 금속과 반도체의 포텐셜차이가 옥사이드와 반도체에 걸쳐서 생긴다는 점만 정성적으로 이해하면 충분하겠습니다.
일단 전자기학 리뷰 강의를 먼저 보는게 좋을것 같습니다. 둘 다 단위가 볼트[V]입니다. 즉 같은 단위로 표현되기 때문에 같은 기호로 보통 표현합니다. potential 은 '전위'이고 특정 위치에서의 전기적 위치에너지를 뜻합니다. work function 은 금속에서 전자 하나를 밖으로 완전히 끄집어 낼때 필요한 에너지의 값입니다. 수식적으로는 진공에너지레벨-금속의 페르미 에너지 레벨로 정의됩니다.
교수님 inversion carrier concentration 부분을 제 방식으로 이해해봤는데요 Vg>Vt일 경우 파이fp에는 아주 조금의 전압만 증가되도 +Q에 대응한 -Q를 만들수있기때문에 "굳이 surface potential에 전압이 필요가 없어서" 나머지 전압이 Oxide에 걸린다 라고 이해하면 될까요
교수님 강의 잘 듣고 있습니다. 한 가지 궁금한 점이 생겨서 질문 드립니다. Threshold voltage가 bulk 에서의 hole의 농도 = surface에서 inversion 된 e의 농도 가 되는 시점으로 정의하였는데, p-type 실리콘에서 majority carrier 인 hole의 농도와 minority carrier 인 e의 농도가 어떻게 같게 되는지, 즉, 아무리 전압을 가해서 양쪽으로 분리를 시켰다 하더라도 도핑으로 인한 농도 차이가 있을 것 같은데 같아지는 순간이 있다는 점이 궁금합니다. 항상 좋은 강의 감사드립니다 :)
아무리 e를 surface 쪽으로 이동시킨다고 하더라도, silicon이 p-type 이기 때문에 애초에 hole 의 농도 > e 의 농도 일 것 같은데, 두 캐리어의 농도가 어떻게 같아질 수 있는지가 궁금합니다. (p-type 이기 때문에 surface에 e를 아무리 많이 모아봤자 hole의 농도보다는 작을 것 같다는 생각이 들어서 질문드립니다.)
@@Ader-qq5ex inversion 된 전자들을 구성하는 것은, 원래 p-type Si 에 있던 minority carrier 인 전자들로만 구성되는 것이 아닙니다. 이전에 MOS 강의에서 배웠듯이, inversion 된 전자들 중에는 thermally generation 된 전자들도 포함되어 있고, MOSFET 의 경우, source/drain 쪽으로부터 공급된 전자들도 포함되어 있습니다. 그리고 채널의 두께는 수 nm 정도로 매우 얇습니다. 따라서 이 얇은 영역에 전자들이 모이는 것이라, 적은 수의 전자가 모여도 전자의 농도는 매우 높아질 수 있습니다.
안녕하십니까 교수님 양질의 강의 감사드립니다. 궁금한 점이 생겨 질문 드립니다. p-type 반도체에서 threshold 전압을 넘어가는 순간부터 ns 가 10^17 , 10^18 이렇게 증가된다고 하셨는데 ns 의 농도가 기존의 doping 농도를 넘어버리는데 이 이상의 전자가 어디서 오는 건지에 대해서 궁금증이 생겨 댓글을 통해 generation이 발생하고, 좁은 범위에 전자가 쌓여서 ns 농도가 높아진다고 있다고 말씀하신 답변을 보았습니다. 그럼 generation에 의해서 전자정공쌍이 생길텐데 이때 생성된 정공은 metal 쪽의 Vg가 굉장히 강하기때문에 이 전압에 의해 bulk 쪽으로 밀려나서 recombination이 일어나지 못하고 전자가 surface 쪽으로 쌓여 기하급수적으로 ns가 늘어나는 것일까요?
![[기초반도체공학|4.3] MOS : #게이트전압분배 #oxide전압](http://i.ytimg.com/vi/S7YEFPNc9J8/mqdefault.jpg)
![[기초반도체공학|4.3] MOS : #게이트전압분배 #oxide전압](/img/tr.png)
![[기초반도체공학|5.1] MOSFET : #정성적해석 #동작원리 #수식없이 #NMOS #PMOS](http://i.ytimg.com/vi/AYXYFxT7ayo/mqdefault.jpg)
![[기초반도체공학|4.4] MOS : #동작모드 #수식유도 #accumulation #depletion #inversion #threshold voltage](http://i.ytimg.com/vi/CkHtxPEdeY8/mqdefault.jpg)
현직자 입니다. 회로 설계만 쭉하다보니 다 까먹고ㄷㄷ
일하면서 전공책펴고 공부하기 힘들었는데 교수님 강의만 들어도 충분합니다. 이해가 너무 잘되네요. 감사합니다~!
근데 교수님 되게 젊어보이시네요. 질 좋은 강의 감사합니다. 편입공부하고 학교옮기느라 전공지식 많이 딸린 상태로 4학년 맞이하는데 보충공부하기 정말 좋은 영상인거같습니다!
이번 시간에서든 새로운 개념들이 좀 있어서 어려웠지만 재밌게 들었습니다!
감사합니다 교수님!!
이해가 잘되네요 정말 감사드립니다.
타학과에서 반도체 공부하려다 우연히 듣게 되었는데 너무 잘 가르쳐주십니다. 좋은 강의 올려주셔서 감사합니다.
아침 일찍 감사드립니다. ^^
반도체에 대해 공부하다고 오늘 우연히 교수님 강의를 보게 되었습니다. 혹시 강의 교안은 따로 받을 수 없는것인가요? 좋은 강의 감사합니다.
강의자료는 수강생들에게만 제공합니다. 교재를 참고 바랍니다.
교수님 너무 좋은 강의 잘 보고 있습니다. 항상 감사드리고 존경합니다.
bulk Si 농도에 따른 Vth 관련해서 늘 궁금했던거 좀 여쭤보려고 합니다. 모스팻 만들 때 Si sub. 도핑 농도는 목적에 따라 여러 경우가 나올 수 있을텐데요. 도핑이 아주 작거나 혹은 아예 안된건 Vth 가 어떻게 나오는지 궁금 합니다. 단순 수식에 의한다면 flat band voltage만 인가해도 Vth 상황일텐데 이때도 (@Vth) Si channel은 거의 열리지 않았을 것 같아서요??
gate에 계속 전압을 인가하면 Si 표면에 벤드 벤딩이 계속 되면서 채널에 전자 (p-sub) 농도가 혹시 계속 올라 가지는 않는지 궁금 합니다. 만약 sub 농도에 무관햐게 수식대로 Vth가 나오고 그 뒤로는 거의 surface potential 이 바뀌지 않는다면 이런 Mosfet은 turn-on 되어도 거의 drain current가 안나올 것 같은데 맞는지요?
맞다면 왜 그럴까요?
감사합니다 교수님
질문의 의미가 정확히 이해가 안됩니다. 왜 채널이 안생기고 drain current 가 안나온다고 추정하는지가 파악이 안됩니다.
아무튼, intrinsic Si 이어도 channel 이 형성될 수 있습니다. intrinsic Si 의 페르미레벨은 이전강의에서 배웠듯이 midgap 근처이고, 이 값을 이용해서 Vth 를 구하면 됩니다.
다만 애초에 캐리어가 많지 않기 때문에, valence band 에서 conduction band 로 전자를 끌어올리 기위한 큰 에너지 (강한 gate E-field) 가 필요하게 됩니다. 따라서 intrinsic Si 으로 MOSFET 을 만드는 경우는 없습니다.
@@DevicePhysics Ei - Ef 크기 만큼 surface potential 을 역전 시켜서 inversion 시킨다고 하더라도 inversion 된 charge 양이 작을 것이라 (channel 저항이 높아서) cell current 가 안나올거라 예상 했습니다.
이 경우에도 (intrinsic Si) gate 전압이 2*Phi s 에 pinning 되나요??
감사합니다
@@칼세이건-z8w 게이트전압이 2phi_s 가 되지 않습니다. 이건 일반 MOSFET도 마찬가지입니다.
안녕하세요 혹시 10:53에서 si가 ptype임을 가정하고 하는 것 아닌가요? 여기서 억셉터이온이 10의16승인데 전자의 농도는 왜 10의16승이 되는건가요??
inversion 상황입니다.
항상 강의 너무 잘듣고있습니다!
한가지 질문이 있는데 flat band potencial설명하실때
Pi_fb= E i - E f / q (벌크쪽에서) 라고 정의 하셨는데 이 부분이 이해가 잘 안가서요..
혹시 metal과 semi의 일함수의 차이로도 정의 할수 있을까요..?
flat band potential 이란것은 정의한적이 없는데, 정확히 무엇을 질문하는 것인가요?
교수님, 4:00에서 질문이 있습니다.
만약 semiconductor가 위 예시와 다르게 즉, p type이 아니라 n type이라면, 파이s = -2|파이fn|으로 생각하면 될까요? ||은 절댓값을 의미합니다!
네 맞습니다. 교재에 이미 식이 있으니 참고 바랍니다.
@@DevicePhysics 감사합니다 교수님!
안녕하십니까, 교수님! 강의를 듣다가 궁금한 점이 생겨 질문드립니다.
이전 강의에서 Flat band voltage는 metal과 semiconductor의 work function 차이라고 말씀해주셨는데, 이렇게 되면 oxide와 semiconductor에 전압이 나누어 걸려서 flat band가 되기에는 약간 부족해지는 것이 아닌가요?
전압이 나누어 걸리면 왜 flat band가 되기에 부족해지나요?
@@DevicePhysics 다시 자세히 들어보니 제가 개념을 혼동했었던 듯 합니다, 감사합니다!!
@@김준서-s7k 애초에 접합이 형성될때도 workfunction 차이 전부만큼 Si 밴드가 휘어지는것이 아니라, oxide 도 밴드가 휘어집니다. 따라서 밴드가 펴질때도 workfunction 차이만큼 가해주면 oxide와 Si 모두 평평해집니다.
교수님 안녕하세요. 공부하다가 궁금한점이 생겨서 질문드립니다.
Bulk potential 에서 파이 fp의 fp는 무슨 뜻이고 단어의 줄임말인가요?
f는 특별한 의미는 없고 그냥 교재의 저자가 정한것입니다. p는 p-type 을 뜻합니다.
교수님 혹시 nmos를 만들 때 보통 phi_ms를 음수로 만드는 것(metal의 workfunction이 semiconductor의 workfunction보다 작도록)이 대부분인가요?
그런 기준은 없습니다.
교수님 안녕하세요. 전공 복습 용도로 너무나 잘 보면서 공부하고 있습니다. 제가 학부시절때부터 조금 궁금했던 내용인데, Inversion 영역에 e- 들이 증가할때 이러한 carrier들은 Bulk에서 온다고 생각하면 될까요..? 만약 정말 Vg가 많이 증가해서 그 많은 양의 electron들이 channel영역으로 온다고 하였을때 그 많은 양이 bulk에서 온다고 생각하면 그게 가능할까라고 의문이 들었습니다. 요약은 Inversion layer의 electron carrier는 어디서 오는가? 입니다. 좋은 강의 해주셔서 감사합니다.
[기초반도체공학|4.5] 강의에, inversion charge 가 어떻게 형성되는지 설명하였으니 확인해보길 바랍니다.
참고로 bulk 에도 전극이 연결되어 있기 때문에, 많은양의 전자가 공급되는 것이 문제가 되지는 않습니다.
surface potential과 ms junction에서의 built in potential하고의 차이가 무엇인지 궁금합니다.
수식을 보면 정의 자체가 완전히 다른데, 어떤 점이 궁금한 것인지 구체적으로 질문 바랍니다.
안녕하세요 교수님 16:14식이 15:57식이 왜 맞는지 풀어내는 식으로 아는데 위의 식은 그림으로 이해가 가는데 아래식에서 파이ms가 왜 나오는건지 그림으로는 이해가 안됩니다. 저 식도 그림으로 해결이 되나요?
네
surface charge가 작은 전압변화로도 10배 100배 증가하기 때문에... cap처럼 동작하는 mosfet에서는 Vm이 증가 하여도 si쪽이 아닌 oxcide쪽의 전압이 증가한다는 설명이 이해가 잘 되지 않습니다 ㅠㅠ 무슨 연관인거죠?
구체적으로 어느 부분이 이해되지 않으며 본인은 어떻게 생각하는지 질문 바랍니다. 설명은 강의에 이미 충분히 되어 있습니다.
안녕하세요 교수님 공부를 하고 있는데 궁금한게 생겨 댓글을 남기게 됐습니다.
1. 2분 47초 부분에서 기판이 p type인 경우에 depletion 영역의 폭을 구할 때 one side junction과 비슷하다고 하셨습니다. 이때" n+p 도핑 즉 n이 훨씬 큰 도핑을 한 것처럼 생각한 경우의 폭과 같은 식을 사용하셨습니다." 이거는 왜그런건가요? 제가 생각하기에는 도핑과 depletion폭 사이가 반비례 관계인 xnNd=xpNa 이 식을 이용한것으로 생각하는데 맞나요? 다시말해서 p type 기판의 dep region의 폭은 xp이기에 n 도핑이 많이 된 상황이라고 이해했습니다.
2. 두번 째는 17분 35초 쯤에 파이'm- (카이'+ Eg/2e + 파이fp) 이 식이 m과 s 의 일함수 차이랑 같다고 하셨는데 이 부분이 좀 이해가 안가네요. 영상을 여러번 봤는데도 이유가 좀 부족한 느낌입니다 ㅠㅠ (제가 부족한것 같기도 하구요)
금속과 반도체의 일함수 차이를 그림으로 볼수도 없고.. 그냥 받아들이는건가요??
1. 앞에서 배운 pn접합, ms접합과 동일한 상황이기 때문에 같은 식을 사용하는 것입니다. 밴드가 휘어진 정도와 depletion region 의 폭 과의 상관관계를 앞에서 여러번 다루었으니 복습 바랍니다.
2. 에너지밴드 다이어그램에 각각의 항과 화살표 색깔을 매칭시켜놓았으므로, 왜 그 식이 유효한지 이해할 수 있습니다.
@@DevicePhysics 감사합니다. 근데 두 번째 질문을 제가 잘 전달 못한거 같습니다. Vox0과 파이's의 합이 m-카이'+Eg/2e + 파이 fp인것은 이해가 갔습니다. 그러나 일함수의 차이인 파이 ms가 왜 위의 식과 같은지는 잘..모르겠네요.. 정의라고 하시면 할말이 없을거 같긴하네요
그냥 우변의 식에 나온 그대로, 각각의 항들을 에너지밴드다이어그램을 이용해 계산해보면 파이ms가 됩니다.
@@DevicePhysics 앗 이해했습니다. 감사합니다 !
이 내용이 어떤 책에 나와있나요?
교재는 강의소개영상 더보기란에 안내되어 있습니다.
교수님 너무 궁금한게 하나 있습니다
MOS 접합시 실리콘 영역에서 밴드밴딩이 일어나는데 그럼 밴드밴딩이 생겼다는것은 빌트인 일렉트릭필드가 형성되었다고 생각됩니다
그럼 실리콘 영역내에 fixed charge가 있어서 일렉트릭필드가 생길수 있을것 같습니다 여기서 질문은 mos구조에서 실리콘영역의 빌트인 일렉트릭필드를 발생할수 있는fixed charge가 어떻게 발생할수있는지 궁금합니다
제가 잘 이해하고 질문한건지 모르겠네요^^;
앞에서 배운 pn접합, ms접합하고 동일합니다. 이온화된 dopant 가 fixed charge 를 만듭니다.
안녕하세요 교수님 수업 잘 듣고 있습니다.
다름이 아니라
그럼 실제로 band bending 이 pi,s만큼이면 왜 flatband상태로 만들기 위해서 pi,s만큼의 전압이 아닌 workfunction차이(Vfb)만큼 전압을 가해주어야하는건가요 ?
아 혹시 절연체 bending도 평평하게 하기위해서 인가요 ?
이 강의 제일 마지막에 나와 있듯이, [workfunction 의 차이 = oxide 밴드의 휘어짐 + Si 밴드의 휘어짐 (phi_s)] 의 관계를 가지게 됩니다.
즉, 게이트에 인가되는 전압은 oxide 와 Si 에 분배되어 걸리게 됩니다.
따라서 실리콘쪽에 phi_s 만큼 밴드를 휘어지게 만들고 싶다면, 게이트에 단순히 phi_s 만큼 전압을 인가하면 되는 것이 아니라, workfunction 의 차이만큼 인가해야 합니다.
안녕하세요 교수님
1.Mos 접합 시 밴드 밴딩이 생기는 원인이 무엇인지 궁금합니다 (ex pn junction은 전자와 홀의 이동)
2. 접합시 페르미 레벨을 수평하게 할 때 oxide가 양의 방향 기울기를 가지며 휘어지면 반드시 semiconductor 쪽의 밴딩도 양의방향 기울기를 가지며 휘어져야 되는것인가요? 맞다면 이것의 원인이 궁금합니다.
1. oxide 가 절연체이기 때문에 이상적으로는 전류가 전혀 흐르지 않는다고 생각할 수 있으나, 실제 oxide 에도 미세하게 누설전류가 흐를 수 있고, 또한 oxide 내에 존재하는 trap 애 carrier 가 갇히거나 방출되는 현상이 발생할 수 있습니다.
결과적으로 oxide 에 존재하는 trap 에 캐리어가 채워지는 과정이나 누설전류들에 의해 캐리어의 이동이 발생하게 되고, 이를 통해 앞에서 배운것과 동일하게 페르미레벨이 수평하게 맞추어 지게 됩니다.
2. 이 강의에서도 배웠고, 앞에서 배운 pn접합 ms접합때와 상황은 동일합니다. 페르미레벨의 차이만큼 밴드가 휘어지는 것이며, 이것이 built-in E-field 를 만들어 냅니다. 따라서 이 built-in E-field 는 어느 한 방향을 가질 수 밖에 없습니다.
@@DevicePhysics 답변 감사합니다!
그러면
1.접합시 게이트 전압을 인가하지 않았을 때 accumulation depletion inversion 이 메탈과 semiconductor 각각의 에너지밴드 다이어그램 특성(예를 들어 work function, 전자 친화도 등)에 따라 정해질 수 있다고 보면 되는 것인가요?
2. 밴드 밴딩은 oxide와 semiconductor가 같은방향으로 휘어진다고 생각만 하면 되는건가요? (Oxide는 위로 휘어지고 semiconductor는 아래로 휘어지는 상황이 안나오는건지 여쭤보는겁니다.)
@@반도체공부 1. 에너지밴드의 특성이라기 보다 더 정확히 말하면 페르미레벨의 차이에 의해 결정됩니다.
2. 이미 이전에 답변하였듯이 페르미레벨의 차이에 의해 built-in E-field 가 생성되는 것이기 때문이 한방향으로밖에 생길수가 없습니다. pn접합에서 built-in E-field 가 형성되는 과정에 대해 다시 복습해보길 바랍니다.
교수님 금속의 일함수가 절연체의 전위, 반도체의 일함수로 분배됨은 자연스레 알 수 있으나 수식적으로 복잡한 면이 있고 이는 훗날 기억하기에 힘들기에 이를 먼저 그림으로 이해해보려 했습니다.
하지만 등식 pi_ms=V_ox + pi_s 가 아닌 좌변에 마이너스가 붙는 것이 이해가 도통 되지 않습니다.
추가로 수식에서 pi_ms가 pi_metal - pi_semiconductor 로 페르미 준위가 평평하기에 0의 값을 갖는 것인가요?
pi_ms=V_ox + pi_s 식에서의 부호는 크게 신경 쓸 필요가 없습니다. 어차피 pi_s 의 부호도 우리가 임의로 정한 기준에 의해 결정되는 것이라서, 이미 강의에서 이야기 하였듯이 정성적으로만 pi_ms 가 분배되는 상황을 이해하면 충분합니다.
pi_metal - pi_semiconductor 는 0 이 아닙니다. 접합을 형성하기 이전의 페르미레벨 차이 입니다.
@@DevicePhysics 감사합니다! 교수님
교수님 6:34에서 벌크에서의 정공농도와 계면쪽의 인버젼된 일렉트론의 농도가 같아지게 하는게 문텁전압이라고 하셨는데요. 전의 강의에서 인버젼 모드에서는 홀이 벌크쪽으로 이동하면서 남겨진 억셉터 음이온과 인버젼된 전자들이 계면쪽에 모인다고 하셨는데 이것과 다른건가요? 아니면 정확히 하면 문턱전압에서의 ns는 인버젼된 소수반송자 전자+남은 억셉터 음이온인건가요?
inversion 에 의한 전자는 계면의 매우 좁은 영역에 모여서 생성됩니다.
반면에 억셉터 이온이 만드는 depletion charge 는 depletion region 전체에 퍼져 분포합니다. 이 fixed charge 들은 주변 실리콘원자들과 공유결합을 하고있기 때문에 이동할 수 없습니다.
ns 는 계면에서 존재하는 inversion 된 전자의 농도를 뜻합니다.
@@DevicePhysics 아.. delpetion region 안에 inversion region이라는 영역이 있다고 생각해야겠네요.. 감사합니다!
안녕하세요 교수님 우선 너무 좋은 강의 덕에 쉽게 공부하고 있어 감사합니다! 궁금한 것이 생겼습니다. threshold 전압 이후로는 게이트 전압이 증가하더라도 surface 전압이 거의 변하지 않고, 즉 depletion영역 변화없이 인벌젼 charge가 형성된다는 것으로 이해했는데 그렇다면 왜 depletion영역에서는 게이트 전압 증가에 비례하여 그 region이 증가하나요? threshold전압 전이더라도 약간의 surface전압 변화가 대응할 수 있는 것 아닌가요?
우리가 강의에서 배울 때는, depletion mode 에서는 inversion charge 가 생성되지 않는다고 가정합니다. 다시 말하면, inversion charge 는 VT 시점 이후에만 형성된다고 가정합니다.
이렇게 가정하는 이유는, I-V 모델을 만들 때 수식적으로 단순해지기 때문입니다.
하지만 실제로는, depletion mode 에서부터 inversion charge 가 서서히 증가하는게 맞습니다. 다만 inversion charge 는 게이트 전압의 exponential 하게 비례하여 증가합니다. 즉, depletion mode 에서의 inversion charge 의 증가량은 미미합니다. 그리고 VT 시점 이후부터 exponential 하게 급격히 inversion charge 가 증가하게 됩니다.
즉 질문에 대한 답은, depletion mode 에서도 inversion charge 가 존재하긴 하지만, 게이트 전압에 exponential 하게 대응되기 때문에, VT 이하의 시점에서는 변화량이 무시할 수 있을정도로 작습니다. 따라서 depletion mode 에서는 주로 depletion charge 가 게이트 charge 에 대응하여 변하게 됩니다.
@@DevicePhysics 이해되었습니다 너무 감사합니다!
좋은 강의 감사합니다.
뒤에 강의를 듣다가 이해되지 않는 부분이 있어 다시 듣고 있습니다.
inversion charge가 threshold voltage 이후 폭발적으로 증가하는데 이는 charge sheet model 에서 exp함수 내의 surface potential 항의 영향이 커져 그렇다고 수식적으로 이해했습니다.
하지만 정성적으로 이해 해보려 하니 잘 되지 않습니다. gate voltage가 증가하다 weak inversion region 에서 strong inversion region으로 넘어갈때 substrate 내에 어떤 현상이 일어나 갑자기 charge들이 폭발적으로 surface 부근으로 모여 channel을 형성하는걸까요?
exponential 함수를 한번 직접 엑셀로 점을 찍어 그래프를 그려보면, 어느 순간에 값이 급격히 증가되는 그래프를 얻을 수 있을 것입니다.
Vt 시점에 어떠한 특별한 현상이 일어나는 것이 아니라, gate 전압에 의해 inversion charge 들이 exponential 하게 증가하는 것이고, 그렇기 때문에 어느 순간에 급격히 증가하는 것처럼 보이는 것입니다.
@@DevicePhysics Vt 시점에서 inversion charge 들이 exponential 하게 증가하는 현상을 그저 수식적으로 밖에 설명이 되지 않을까요? 해당 현상을 정성적으로 해석할 수는 없을까요?
그냥 수식적으로 설명하는 것이 아닙니다.
처음에 MOS 가 개발되었을때, 캐리어의 농도가 게이트전압에 따라 급격히 증가하는것을 관찰한 이후에, 물리적인 해석을 통해 exponential 한 관계를 찾아낸 것입니다.
@@DevicePhysics 답변 감사합니다!
교수님 Neamen책은 아니지만.. 제가 문제를 풀다가 Vfb=(Si전자친화도/q)- {(Si전자친화도/q)+Eg/(2q)+bulk potential}
=> -[Eg/(2q)+bulk potential] 로 Vfb값을 구하는 부분이 있는데
물전부터 보긴했는데 휘발성으로 머리에 사라진건지 bandgap으로 Vfb구하는거는 처음보는데...ㅠ
어디파트를 참고해야할까요 ㅠ
bulk potential 이 어떻게 정의된것인지 모르겠습니다. 아무튼 flatband voltage 는 그냥 페르미레벨의 차이니까 에너지밴드다이어그램을 그려놓고 생각하면 쉽습니다.
@@DevicePhysics bulk potential= (kT/q)ln(Na/ni)입니다 [또는 (Ei-Ef)/q]
그리고 poly n+ gate를 p+로 바꾸는 문제에서는 Eg/q를 더해서 Vfb를 구하는 것을 봤습니다.
이게 책에 이론파트에는 없고 솔루션에 풀이라서..저자가 에너지밴드에서 높낮이를 수식으로 풀은건지.. 따로있는 공식인지 궁금해서 교수님께 질문드립니다ㅠ
@@user-sy9ok5hp1k 그냥 두 물질의 페르미레벨 차이만 구하면 됩니다. 정해진 한가지 공식이 있는 것이 아니라, 에너지밴드다이어그램을 그리고 주어진 정보들을 조합해서 구하면 되기 때문에 여러가지 방법이 존재합니다.
이미 pn접합, ms접합에서 여러번 동일한 과정을 연습해본 것이니, 앞부분을 복습해보길 바랍니다.
Vg가 Vt를 넘길 때, depletion width가 증가하는 대신, 전자가 대신 accumulation 된다는 사실에서 여쭐 것이 있습니다.
surface potential이 조금만 증가해도 ns가 많이 증가할 수 있다는 사실의 근거는
수식이 "(n_s)=(n_i)exp(q*ϕ_fp/kT)에서 potential에 관한 exponential function이기 때문에"라고 이해했는데요,
왜 ϕ_fp에서부터 급격히 증가한다고 말할 수 있는지 잘 이해가 되지 않습니다.
예컨대, n_s의 결과 중 분자 E_f-E_i가 kT보다 크기 시작하는 구간이 있다면, 이 경우부터는 exp(x) (x>0) 꼴이 되므로 여기서부터 급격히 증가한다고도 말할 수 있지 않나요?
식을 잘못 이해한 것 같은데,
(n_s)=(n_i)exp(q*ϕ_fp/kT) --> 이 식은 surface potential = 2*ϕ_fp 일 때 성립하는 식입니다.
따라서 threshold 시점 이후부터는(surface potential>2*ϕ_fp), n_s 가 exponential 관계에 의해 급격히 증가하게 됩니다.
@@DevicePhysics 답변 주셔서 정말 감사합니다. :)
다만 제가 여쭤보고 싶었던 것은, n_s는 (n_i)exp{(E_f-E-i)/kT}로 정의되므로, E_f-E_i에 값에 관계없이 원래 항상 exponential function인데, V=V_t로 주어져, E_f-E_i = q*ϕ_f를 만족하는 순간부터 왜 급격히 증가한다고 말할 수 있는가였습니다.
질 좋은 강의 잘 듣고 있습니다. 혹시 surface에서의 electron의 농도와 bulk에서의 hole의 농도가 같다는 것이 어떤것을 의미하는 것인지 알 수 있을까요? (왜 각각의 지점에서 캐리어의 농도가 같을때 inversion charge가 형성되는지 궁금합니다. )
threshold 그냥 임의로 정한 기준점입니다. 물리적인 의미는 없습니다. 그리고 inversion charge 가 threshold 이후에 갑자기 생성되는것도 아닙니다.
실제로는 inversion charge 는 depletion mode 에 들어가면서부터 생성되어 점점 증가합니다. 그러다가 inversion charge 의 농도가 bulk 의 majority carrier 농도와 같아지는 시점을 임의로 threshold 시점으로 정의하고, 그 이후에는 inversion mode 로 구분한것 뿐입니다.
다만 학부수준에서는 해석이 복잡해지기 때문에 inversion charge 는 inversion mode 에서만 존재한다고 가정합니다. 즉, depletion mode 에서의 inversion charge 는 양이 적기 때문에 무시합니다.
@@DevicePhysics 궁금증 해결 되었습니다. 정말 감사드립니다!
교수님 안녕하세요, 수업 잘 듣고 있습니다! 이전까지 ms 컨택이나 pn 정션의 경우 실제 mobile 캐리어가 이동하며 fixed charge가 남게되어 band bending(or potential)이 형성되었는데요. MOS 접합시 M과 S의 Workfunction difference로 인한 Band bending의 경우 실제 oxide를 통과하지 못하여 캐리어 이동이 없을텐데 어떻게 fixed charge만 남게되는 것인지 궁금합니다. 외부회로로 hole이 빠져나갔다고 해도 계면만 저렇게 bending되는 것은 어떻게 이해해야할까요..
1. oxide 와 같은 절연체 물질도 전류가 흐를 수 있습니다. 잘 흐르지 않을 뿐입니다. 따라서 캐리어의 이동이 발생할 수 있기 때문에, 충분한 시간이 지나면 열적평형상태에 도달할 수 있습니다.
2. 결국 페르미레벨이 수평해지는 과정에서 밴드 bending 이 발생하게 되는데, 강의에서는 캐리어의 이동에 의해서 페르미레벨이 수평해진다고 설명하였지만, 조금 더 정확히는 에너지의 교환이 이루어지기 때문입니다. 따라서 접합하는 물질 사이에, 캐리어의 이동을 포함해서, 여러 가지 이유들에 의해 에너지의 교환이 이루어지면서, 결과적으로 단일 페르미레벨이 형성됩니다.
@@DevicePhysics 감사합니다 교수님
교수님 좋은 강의감사합니다.
Work function difference 에서 질문드리고싶은데
금속과 반도체의 포텐셜차이가 옥사이드와 반도체에 걸쳐서 생긴다는 설명은 이해 했는데
q파이m' + qVox0 = q카이' + Eg/2 - (q파이s0 - q파이fp)
위식이 성립하는 이유는 무엇인가요?
우항은 반도체의 일함수(컨덕션 밴드에서 옥사이드로 전자를 떼어낼수 있는 힘)인것을 알겠는데, 좌항이 의미하는 값은 무엇인가요?
질문한 식은 물리적인 의미가 있기 보다는, 에너지밴드를 이용해 대략적인 증명을 하기 위해 만든 식이라고 이해하는 것이 좋습니다.
즉, 금속과 반도체의 포텐셜 차이만큼 옥사이드와 반도체의 밴드가 휘어진다는 것을 증명하려고 하는데,
에너지밴드가 휘어진 크기들(강의자료의 화살표들)을 이용해서 대략적인 증명을 이끌어 낸 것이라고 생각하면 좋겠습니다.
교재에 따라 다른 방식으로 증명하기도 하는데, 제가 사용한 교재에서 사용한 방법이라 썩 마음에 들지 않지만 그대로 설명하였습니다.
따라서 이 식 자체는 별로 중요한 포인트가 없고, 금속과 반도체의 포텐셜차이가 옥사이드와 반도체에 걸쳐서 생긴다는 점만 정성적으로 이해하면 충분하겠습니다.
@@DevicePhysics 교수님 감사합니다. 여러번 생각해보니 이해하게 되었습니다.
안녕하세요 교수님
potential과 work function을 나타내는 기호가 같다보니까 혼돈이 오는데
혹시 두 파라미터의 차이점이 무엇인가요??
일단 전자기학 리뷰 강의를 먼저 보는게 좋을것 같습니다.
둘 다 단위가 볼트[V]입니다. 즉 같은 단위로 표현되기 때문에 같은 기호로 보통 표현합니다.
potential 은 '전위'이고 특정 위치에서의 전기적 위치에너지를 뜻합니다. work function 은 금속에서 전자 하나를 밖으로 완전히 끄집어 낼때 필요한 에너지의 값입니다. 수식적으로는 진공에너지레벨-금속의 페르미 에너지 레벨로 정의됩니다.
답변 감사합니다 교수님!
전자소자도 교수님이랑 함께 ㅎ
교수님 inversion carrier concentration 부분을 제 방식으로 이해해봤는데요 Vg>Vt일 경우 파이fp에는 아주 조금의 전압만 증가되도
+Q에 대응한 -Q를 만들수있기때문에 "굳이 surface potential에 전압이 필요가 없어서" 나머지 전압이 Oxide에 걸린다 라고 이해하면 될까요
네 맞습니다.
교수님 강의 잘 듣고 있습니다.
한 가지 궁금한 점이 생겨서 질문 드립니다.
Threshold voltage가 bulk 에서의 hole의 농도 = surface에서 inversion 된 e의 농도 가 되는 시점으로 정의하였는데,
p-type 실리콘에서 majority carrier 인 hole의 농도와 minority carrier 인 e의 농도가 어떻게 같게 되는지,
즉, 아무리 전압을 가해서 양쪽으로 분리를 시켰다 하더라도 도핑으로 인한 농도 차이가 있을 것 같은데 같아지는 순간이 있다는 점이 궁금합니다.
항상 좋은 강의 감사드립니다 :)
질문이 잘 이해가 되지 않습니다.
"도핑으로 인한 농도 차이가 있을 것 같은데" --> 이 부분이 무슨 의미인가요?
아무리 e를 surface 쪽으로 이동시킨다고 하더라도, silicon이 p-type 이기 때문에 애초에 hole 의 농도 > e 의 농도 일 것 같은데, 두 캐리어의 농도가 어떻게 같아질 수 있는지가 궁금합니다. (p-type 이기 때문에 surface에 e를 아무리 많이 모아봤자 hole의 농도보다는 작을 것 같다는 생각이 들어서 질문드립니다.)
@@Ader-qq5ex inversion 된 전자들을 구성하는 것은, 원래 p-type Si 에 있던 minority carrier 인 전자들로만 구성되는 것이 아닙니다.
이전에 MOS 강의에서 배웠듯이, inversion 된 전자들 중에는 thermally generation 된 전자들도 포함되어 있고,
MOSFET 의 경우, source/drain 쪽으로부터 공급된 전자들도 포함되어 있습니다.
그리고 채널의 두께는 수 nm 정도로 매우 얇습니다.
따라서 이 얇은 영역에 전자들이 모이는 것이라, 적은 수의 전자가 모여도 전자의 농도는 매우 높아질 수 있습니다.
앗 이해되었습니다!
알려주셔서 감사합니다 : )
안녕하십니까 교수님 양질의 강의 감사드립니다.
궁금한 점이 생겨 질문 드립니다.
p-type 반도체에서 threshold 전압을 넘어가는 순간부터 ns 가 10^17 , 10^18 이렇게 증가된다고 하셨는데
ns 의 농도가 기존의 doping 농도를 넘어버리는데 이 이상의 전자가 어디서 오는 건지에 대해서 궁금증이 생겨 댓글을 통해
generation이 발생하고, 좁은 범위에 전자가 쌓여서 ns 농도가 높아진다고 있다고 말씀하신 답변을 보았습니다.
그럼 generation에 의해서 전자정공쌍이 생길텐데 이때 생성된 정공은 metal 쪽의 Vg가 굉장히 강하기때문에 이 전압에 의해
bulk 쪽으로 밀려나서 recombination이 일어나지 못하고 전자가 surface 쪽으로 쌓여 기하급수적으로 ns가 늘어나는 것일까요?
inversion charge 가 생성되는 메커니즘은 [기초반도체공학|4.5]에 설명되어 있으니 참고바랍니다.
9:39