bir şey sormak istiyorum. İşlemci çekirdeğini sentezlerken sadece instruction memorydeki hangi buyruklar varsa onları yürütecek kadarını sentezliyor. Device bölümünde yapılacak işlem kadar kaplıyor. İşlemcideki kullanılmayacak yerleri hiç sentezlemiyor. Ama ileride işlemcimle uart haberleşme ile instruciton yükleme gibi bir işlem yaparsam bu problem olacak gibi. Tamamını sentezyemez miyim?
hocam öncelikle teşekkür ederim emeğinize sağlık. Bir sorum var şimdi ben Altera cyclone kartını aldım da videolara öyle devam etmem çok sorun olur mu? Yani xilinx vivado ile anlatıyorsunuz ama ben alteranın idesini kullanacağım. Stm32 den tecrübeliyim onlarda hiç sıkıntı olmuyordu ref manual falan inceleyince zaten benzer şeyler.
reference.digilentinc.com/reference/software/vivado/board-files burada anlatıyor hocam ama olmadı mı? yani aslında bu klasörü indirip Vivado kurulum yerinde board kısmına direk kopyaliyorsunuz ben daha önce sorun yaşamadım bu şekilde
bilemiyorum. xilinx forumda da bir thread var ona bakın isterseniz forums.xilinx.com/t5/High-Level-Synthesis-HLS/Installing-Digilent-Board-on-Vivado/td-p/817812 bu arada bu board file olmasa da olur, FPGA doğru seçersiniz olur biter çok da elzem değil yani nexys board tanitmaniz vivadoya
hallettim, 2014 ve üstü sürümler için "new" dosyasındaki tüm dosyaları hedef klasöre attığınıza emin olun ardından programı tamamen kapatıp tekrar başlatın.
akış dediğiniz gibi tek bir logic cell için bile sabit bir zaman harcıyor. ama örneğin 50 bin LUT harcayan 32-bit riscv işlemci için bitstream üretimi ortalama bir bilgisayarda yarım saati pek geçmez. burada en büyük sıkıntı yuzbinlerce LUT harcayan devrelerde oluyor, belki saatler sürüyor, ama FPGA için genelde run time çok büyük bir sorun olmuyor. ASIC tasarimi çok daha fazla zaman alıyor, orada onbinlerle logic cell ile ifade edilen orta ölçekli devreler bile saatler sürebiliyor
hiç incelemedim olumlu ya da olumsuz bir yorum yapamayacağım. pong Chu nun FPGA prototyping by vhdl examples isimli kitabını internette PDF olarak bulabilirsiniz bu kitap gayet yalın ve kod örnekleri vererek güzel bir anlatımı var.
merhaba, artık pek ise kullanımı kalmadı, sadece 7 serisi öncesi FPGAlar için lazım oluyor. 7 serisi öncesi için mecbur kullanılıyor ama ilk baslayacaklar için vivado daha mantıklı
Hocam merhaba kurduktan sonra açınca create New project dedikten sonraki kısımda hata alıyorum yardımcı olabilir misiniz This project location 'C:/Users/telli/Desktop/deneme' is read only.Please try another location. ISE 14.7 6.18GigaByte olan versiyonunu indirdim sitesinden 64 bit Windows 10 Hoca bu sürümü istediği için bu sürümü indiriyoruz
merhaba, daha önce bu hatayı almadım o yüzden net bir yorum yapamayacağım. Google a hatayı yazınca değişik bazı çözüm önerileri çıkıyor bunları denediniz mi?
@@mehmetburakaykenar - Create the new project directory in a directory other than the root of the drive. If the new Project Location is c:\projects\test, it should be correctly created by the New Project Wizard. - Turn off the New Project Wizard and create the project directly. This option allows the new project to be created at the root level if desired. To turn off New Project Wizard, select Edit -> Preferences and deselect the "Use the New Project Wizard" option. This option is on the ISE General page of the preferences. bu çözümler var sanırsam ne yapmam gerektiğini anlayamadım hocam
ingilizce aslında çok açık anlatmış ne yapılması gerektiğini, ben uzaktan çok yardımcı olamam bu konuyla ilgili, çünkü adım adım anlatmam lazım ki belki deneyeceğimiz ilk metod da ise yaramayacak başka bişey denemek gerekecek. okulunuzdaki asistanlara sorarsanız onların yardımcı olacağını düşünüyorum
Hocam iyi günler dersinize 2016.1 sürümünü kullanarak devam etmek istiyorum sizce daha yeni bir sürümünü mü kullanmalıyım? Cunku daha once atılan bır yorumda cok eskide kaldı demişsiniz cevaplarsanız sevinirim iyi çalışmalar dilerim.
VIVADO çok değişmedi, 2016 da 2022 de benzer, ama güncel versiyonda gitmek daha iyi olur, ben artık 2021.1 kullanıyorum, daha doğrusu profesyonel hayatta projeden projeye değişebiliyor, bazen müşteri bile şu versiyonu kullan diyebilir, güncel versiyonlar yalnız çok yer kaplıyor diskte, 2018.3 versiyon az yer kaplıyor, biraz disk kapasitenizle alâkalı, bilgisayariniz iyiyse disk kapasitesi çokça yeni versiyon, değilse en azından 2018.3 fln tavsiye ederim
hocam merhaba, notepad++'i ekstra olarak mı indiriyoruz ve sürümünüz nedir? hocam birde ben vivado yu 2022.1 indirdim ama biraz farklı gibi, siz 2016 yı mı önerirsiniz? silip tekrara onu mu indireyim? lookup table ın her giriişini göstermiyor, iki tane çizgi var A1,A2... yerine
notepad++ ya da visual studio code öneririm editor olarak, ama sanırım vs code daha hoşuma gidiyor, özellikle github vs desteği çok iş görüyor, belki notepad++ da da vardır ama code ile devam ediyorum artık 2016 eskide kaldı, 2020 ve üzeri daha iyi olur. 2020'den sonra vitis diye indiriliyor ama içinde vivado setupu da var. vivado kısmı pek değişmedi
Hocam öncelikle emeğinize sağlık çok faydalı bir eğitim olmuş. Xilinx entegrelerini incelediğimde bazıları için FPGA olarak bahsedilirken bazıları için örneğin Xilinx xc9572 CPLD tanımlaması yapılıyor. Detaylarını çok anlayamadım. Aralarındaki farklar için ne söyleyebilirsiniz? Tavsiyeleriniz nelerdir? Bu konuya videolarınızda değinebilirseniz çok sevinirim iyi çalışmalar dilerim
Enes hocam merhabalar. aşağıda bı link var bakabilirsin numato.com/kb/cpld-vs-fpga-differences-one-use/ aslında kullanım olarak ve programlama olarak çok fark yok, cpld ler daha eski ve küçük, ayrıca RAM based değil nonvolatile based, yani gücü gidince program silinmiyor. cpld günümüzde pek kalmadı, çok eski tasarımlarda var, ya da çok ucuz ve basit bir fonksiyon için konulabiliyor
merhaba, malesef Verilog vermeyeceğim, kullandım ama hakim dilim VHDL, mantık olarak aynilar ama tabi syntax farkı var, Verilog dersi vermek için çok daha fazla emek harcamam gerekir
İlk olarak emeğinize sağlık hocam, videolarınız cok yararlı oluyor. Sizden karşılaştığım bir sorun hakkında fikir almak istedim. Vivado 2018.3 yükledim. Video da uyguladığınız adımları uyguladıktan sonra run synthesis işlemi bittiğinde "TclStackFree: incorrect freePtr. Call out of sequence?" gibi bir hata aldım ve sentez başarılı olamadı, acaba bu hatayı nasıl çözebilirim.
merhaba. bu tarz problemlerde ilk olarak hatayı Google a yazarsanız direk xilinx forumda bir cevap bulunuyor genelde. muhtemelen oluşturduğunuz projede klasör pathinde ya da isminde Türkçe karakter ya da boşluk fln vardır diye tahmin ediyorum, Google a hatayı yazınca cevaplarda isimlendirme hatası yüzünden diyor genelde
Merhaba Hocam kurarken Error ınstalling files hatası alıyorum The following fatal error was encountered while installing files: Unable to open archive C:\Users\EMÄ°N\Desktop\vivado\Xilinx_Unified_2020.2_1118_1232\payload di_0163_2020.2_1118_1232.xz Click Retry for the installer to retry this operation. Click Cancel to cancel this installation. googledan baktım fakat bulamadım çözümü. Yardımcı olabilir misiniz??
Implemented Design kısmında Device penceresini hiç incelememiştim. Daha doğrusu gerek duymadım galiba. İyi oldu bunları gördüğüm :)
Allah ilmini artırsın abi:)
Abi Allah ilmini artırsın aramızda senin gibilerin sayısını artırsın
😊 Allah yolunu açık etsin Tarık hocam
Elinize, ağzınıza sağlık hocam. Sıkılmadan izliyorum😌
bir şey sormak istiyorum. İşlemci çekirdeğini sentezlerken sadece instruction memorydeki hangi buyruklar varsa onları yürütecek kadarını sentezliyor. Device bölümünde yapılacak işlem kadar kaplıyor. İşlemcideki kullanılmayacak yerleri hiç sentezlemiyor. Ama ileride işlemcimle uart haberleşme ile instruciton yükleme gibi bir işlem yaparsam bu problem olacak gibi. Tamamını sentezyemez miyim?
Büyük Hizmet çok teşekkürler
hocam öncelikle teşekkür ederim emeğinize sağlık. Bir sorum var şimdi ben Altera cyclone kartını aldım da videolara öyle devam etmem çok sorun olur mu? Yani xilinx vivado ile anlatıyorsunuz ama ben alteranın idesini kullanacağım. Stm32 den tecrübeliyim onlarda hiç sıkıntı olmuyordu ref manual falan inceleyince zaten benzer şeyler.
ne yaptıysam nexys4 ddr boardını ekleyemedim board sekmesine. acaba ne olabilir sorun?
reference.digilentinc.com/reference/software/vivado/board-files
burada anlatıyor hocam ama olmadı mı? yani aslında bu klasörü indirip Vivado kurulum yerinde board kısmına direk kopyaliyorsunuz ben daha önce sorun yaşamadım bu şekilde
@@mehmetburakaykenar bazıları geliyor bazıları gelmiyor anlamış değilim. 2020.02 kullanıyorum acaba ondan mı?
bilemiyorum. xilinx forumda da bir thread var ona bakın isterseniz
forums.xilinx.com/t5/High-Level-Synthesis-HLS/Installing-Digilent-Board-on-Vivado/td-p/817812
bu arada bu board file olmasa da olur, FPGA doğru seçersiniz olur biter çok da elzem değil yani nexys board tanitmaniz vivadoya
sorunu çözdünüz mü ? aynı şekilde ben de board sekmesine ekleyemedim nexys4 u
hallettim, 2014 ve üstü sürümler için "new" dosyasındaki tüm dosyaları hedef klasöre attığınıza emin olun ardından programı tamamen kapatıp tekrar başlatın.
Aslında yaptığınız vatana hizmet ama kimse farkında değil
güzel düşünceleriniz için teşekkür ederim
hocam sadece bir and kapısı için neredeyse 1 dakika harcıyor. büyük devrelerde sıkıntı olmuyor mu
akış dediğiniz gibi tek bir logic cell için bile sabit bir zaman harcıyor. ama örneğin 50 bin LUT harcayan 32-bit riscv işlemci için bitstream üretimi ortalama bir bilgisayarda yarım saati pek geçmez. burada en büyük sıkıntı yuzbinlerce LUT harcayan devrelerde oluyor, belki saatler sürüyor, ama FPGA için genelde run time çok büyük bir sorun olmuyor. ASIC tasarimi çok daha fazla zaman alıyor, orada onbinlerle logic cell ile ifade edilen orta ölçekli devreler bile saatler sürebiliyor
@@mehmetburakaykenar teşekkür ederim hocam
Merhaba, karta yazılım gömme özelliği için yükleme esnasında bir package seçili olmalı mı?
Hocam merhabalar. Öncelikle emeğinize sağlık. Uygun fiyatlı, daha öğrenci dostu olan bir kart öneriniz var mıdır? İyi çalışmalar dilerim.
VHDL İLE SAYISAL TASARIM VE FPGA UYGULAMALARI diye bi kaynak kitap buldum hocam önerir misiniz
hiç incelemedim olumlu ya da olumsuz bir yorum yapamayacağım. pong Chu nun FPGA prototyping by vhdl examples isimli kitabını internette PDF olarak bulabilirsiniz bu kitap gayet yalın ve kod örnekleri vererek güzel bir anlatımı var.
@@mehmetburakaykenar çok teşekkür ederim hocam ilgilendiğiniz için
hocam merhaba vivado yerine İSE design kullansak çok farkı olur mu
merhaba, artık pek ise kullanımı kalmadı, sadece 7 serisi öncesi FPGAlar için lazım oluyor. 7 serisi öncesi için mecbur kullanılıyor ama ilk baslayacaklar için vivado daha mantıklı
Hocam merhaba kurduktan sonra açınca create New project dedikten sonraki kısımda hata alıyorum yardımcı olabilir misiniz
This project location 'C:/Users/telli/Desktop/deneme' is read only.Please try another location.
ISE 14.7 6.18GigaByte olan versiyonunu indirdim sitesinden
64 bit Windows 10
Hoca bu sürümü istediği için bu sürümü indiriyoruz
merhaba, daha önce bu hatayı almadım o yüzden net bir yorum yapamayacağım. Google a hatayı yazınca değişik bazı çözüm önerileri çıkıyor bunları denediniz mi?
@@mehmetburakaykenar - Create the new project directory in a directory other than the root of the drive. If the new Project Location is c:\projects\test, it should be correctly created by the New Project Wizard.
- Turn off the New Project Wizard and create the project directly. This option allows the new project to be created at the root level if desired. To turn off New Project Wizard, select Edit -> Preferences and deselect the "Use the New Project Wizard" option. This option is on the ISE General page of the preferences.
bu çözümler var sanırsam ne yapmam gerektiğini anlayamadım hocam
ingilizce aslında çok açık anlatmış ne yapılması gerektiğini, ben uzaktan çok yardımcı olamam bu konuyla ilgili, çünkü adım adım anlatmam lazım ki belki deneyeceğimiz ilk metod da ise yaramayacak başka bişey denemek gerekecek. okulunuzdaki asistanlara sorarsanız onların yardımcı olacağını düşünüyorum
Hocam iyi günler dersinize 2016.1 sürümünü kullanarak devam etmek istiyorum sizce daha yeni bir sürümünü mü kullanmalıyım? Cunku daha once atılan bır yorumda cok eskide kaldı demişsiniz cevaplarsanız sevinirim iyi çalışmalar dilerim.
VIVADO çok değişmedi, 2016 da 2022 de benzer, ama güncel versiyonda gitmek daha iyi olur, ben artık 2021.1 kullanıyorum, daha doğrusu profesyonel hayatta projeden projeye değişebiliyor, bazen müşteri bile şu versiyonu kullan diyebilir, güncel versiyonlar yalnız çok yer kaplıyor diskte, 2018.3 versiyon az yer kaplıyor, biraz disk kapasitenizle alâkalı, bilgisayariniz iyiyse disk kapasitesi çokça yeni versiyon, değilse en azından 2018.3 fln tavsiye ederim
@@mehmetburakaykenar tamamdır hocam yeni versiyonlara yöneliyorum, teşekkür ederim.
hocam merhaba, notepad++'i ekstra olarak mı indiriyoruz ve sürümünüz nedir? hocam birde ben vivado yu 2022.1 indirdim ama biraz farklı gibi, siz 2016 yı mı önerirsiniz? silip tekrara onu mu indireyim? lookup table ın her giriişini göstermiyor, iki tane çizgi var A1,A2... yerine
notepad++ ya da visual studio code öneririm editor olarak, ama sanırım vs code daha hoşuma gidiyor, özellikle github vs desteği çok iş görüyor, belki notepad++ da da vardır ama code ile devam ediyorum artık
2016 eskide kaldı, 2020 ve üzeri daha iyi olur. 2020'den sonra vitis diye indiriliyor ama içinde vivado setupu da var. vivado kısmı pek değişmedi
programı nerde nasıl indirebilirim
google'a xilinx vivado download yazın oradan bulabilirsiniz
@@mehmetburakaykenar olmuyor ne yapıyorsam olmuyor. 3.kez sınava girecem. Programı indiremedigim için sınava göremiyom
@@mehmetburakaykenar verirsem üniversite bitecek
Hocam öncelikle emeğinize sağlık çok faydalı bir eğitim olmuş. Xilinx entegrelerini incelediğimde bazıları için FPGA olarak bahsedilirken bazıları için örneğin Xilinx xc9572 CPLD tanımlaması yapılıyor. Detaylarını çok anlayamadım. Aralarındaki farklar için ne söyleyebilirsiniz? Tavsiyeleriniz nelerdir? Bu konuya videolarınızda değinebilirseniz çok sevinirim iyi çalışmalar dilerim
Enes hocam merhabalar. aşağıda bı link var bakabilirsin
numato.com/kb/cpld-vs-fpga-differences-one-use/
aslında kullanım olarak ve programlama olarak çok fark yok, cpld ler daha eski ve küçük, ayrıca RAM based değil nonvolatile based, yani gücü gidince program silinmiyor. cpld günümüzde pek kalmadı, çok eski tasarımlarda var, ya da çok ucuz ve basit bir fonksiyon için konulabiliyor
Merhaba. verilog dersleri verecekmisiniz
merhaba, malesef Verilog vermeyeceğim, kullandım ama hakim dilim VHDL, mantık olarak aynilar ama tabi syntax farkı var, Verilog dersi vermek için çok daha fazla emek harcamam gerekir
@@mehmetburakaykenar teşekkür hocam yinede ,emeğinize sağlık
İlk olarak emeğinize sağlık hocam, videolarınız cok yararlı oluyor. Sizden karşılaştığım bir sorun hakkında fikir almak istedim. Vivado 2018.3 yükledim. Video da uyguladığınız adımları uyguladıktan sonra run synthesis işlemi bittiğinde "TclStackFree: incorrect freePtr. Call out of sequence?" gibi bir hata aldım ve sentez başarılı olamadı, acaba bu hatayı nasıl çözebilirim.
merhaba. bu tarz problemlerde ilk olarak hatayı Google a yazarsanız direk xilinx forumda bir cevap bulunuyor genelde. muhtemelen oluşturduğunuz projede klasör pathinde ya da isminde Türkçe karakter ya da boşluk fln vardır diye tahmin ediyorum, Google a hatayı yazınca cevaplarda isimlendirme hatası yüzünden diyor genelde
❤
bu boardların ucuz versiyonu yok mu
Merhaba Hocam kurarken Error ınstalling files hatası alıyorum
The following fatal error was encountered while installing files: Unable to open archive C:\Users\EMÄ°N\Desktop\vivado\Xilinx_Unified_2020.2_1118_1232\payload
di_0163_2020.2_1118_1232.xz Click Retry for the installer to retry this operation. Click Cancel to cancel this installation.
googledan baktım fakat bulamadım çözümü. Yardımcı olabilir misiniz??
kurulum pathinde Türkçe karakter var ondan olabilir EMİN diye bir klasör var. C altında başka bir yere çıkarın dosyaları Türkçe karakter olmasın
@@mehmetburakaykenar teşekkürler