정말 당신의 열정과 과학적 탐구 능력에 감사를......삼성전자와 tsmc의 차이는 많이 만들어 봤느냐? 아니냐? 여기서 오는 경험의 차이일 뿐입니다. 삼성이 tsmc가 가지고 있지 않은 경험인 euv를 사용해 많이 만들어 본다면 핀펫의 제왕인 TSMC를 또 다른측면의 기술에서 충분히 추격이 가능하다고 생각 합니다...그리고 TSMC는 두번 다시 중국본토에 들어 오지 못할 것입니다...이를 득득 갈고 있죠....제 유학시절 친구가 중국 상무부 반도체 담당 입니다....
WLP PLP로 패키징을 하려면 반도체공정과 동일한 수준의 클린룸 투자를 해야 합니다. 따라서 WLP PLP로 기술쉬프팅이 발생하면 서브스트레이트제조사와 OSAT업체에서는 엄청난 매출감소 타격을 받을겁니다. 대신 파운드리 공정기술을 기반으로 칩생산과 동시에 WLP PLP공정을 처라해버리는 TSMC SEC가 통합공정으로 싹 다 말아드시는거죠. 즉 OSAT이 사라지고 칩공정에서 다 해먹는 구조입니다.
예전부터 들은게 있어 남깁니다... - 삼전 파운드리와 TSMC의 격차가 벌어진 건 패키징 및 후공정 문제도 있지만 전공정 미세화 문제가 결정적이었습니다. 원래 삼전은 10nm -> 7nm를 가면서 ASML의 EUV 노광기를 사용해 한번에 TSMC의 후기 7nm 공정 수준의 집적도를 확보하려 했지만 이 전략이 완전히 실패했습니다. 현재 삼전의 7nm은 TSMC에 비해 집적도와 성능이 떨어지며, 게다가 TSMC는 이미 지난달에 5nm 양산을 시작했다고 발표했죠. 삼전도 현재 5nm를 계획중이지만 이미 목표 스펙에서부터 TSMC에 뒤쳐지고 있습니다. - 삼전 파운드리의 초기 약속을 믿고 잘못 발을 담궜다가 크게 꼬인 회사가 GPU 회사인 엔비디아로, 뒤늦게 TSMC로 옮겨가 테이프아웃을 했고 올해 하반기가 되어서야 다음 아키텍처가 나올 예정입니다. 이로 인해 CPU + GPU 모두 TSMC로 몰아넣고 큰 이득을 본 AMD와의 격차가 크게 좁혀지게 되었습니다. - TSMC의 캐파가 한정되어 있고 마땅한 경쟁사도 없는 상황이기 때문에, 삼성 파운드리의 수요는 분명히 있을 것으로 생각합니다. 그러나 인텔과 마찬가지로, TSMC와의 미세공정 격차를 좁히는 것이 갈수록 어려워지는 상황입니다.
@@eng_tv 잘 부탁드립니다. 20nm 초반대부터 써오던 FinFET을 대체할 GAA-FET, TSMC의 스태킹 관련 기술인 CoWoS(Chips-on-Wafer-on-Substrate), 인텔의 칩 연결/2.5D 스태킹 기술인 EMIB, 3D 스태킹인 Foveros 등 관심 있어하실만한 여러 기술들이 있습니다. 저도 대강은 알지만, 알기 쉽게 정리해 주신다면 더 크게 도움이 될 것 같습니다.
이 부분은 향후에 다룰 내용인데 가령 스마트폰의 크기, 두께가 한정되 있으니 많은 기능을 넣기 위해 반도체 두께 크기를 줄일 필요가 있다. 배터리도 같이 밀도를 높이지만 먼저 반도체가 작아 지면 여유 공간이 생겨 배터리 사이즈도 커질 수 있겠지요. 이런 상호 작용이 있겠습니다.
이미 수년간 양산수준에서 검증된 TSMC의 WLP 기술을 쫓아가지 못하는 한 삼성전자의 비메모리 파운드리는 TSMC 파운드리 가치의 5% 이하로 보는 것이 맞습니다. 지금도 삼성전자는 자체 물량을 제외하면 10nm 이하에서의 시장점유율은 매우 미미합니다. 더욱이 삼성전자가 그나마 추진하는 PLP 기술은 아직 양산단계에도 진입하지 못했기 때문에 실제 양산에 제대로 적용하는 것은 또 몇년이 걸릴지 알 수 없습니다. 그동안 TSMC가 패키징 기술을 개발하지 않을 턱이 없죠. 개인적으로 삼성전자와 TSMC 비메모리 파운드리 경쟁력은 메모리반도체에서 삼성전자와 중국 반도체 회사와의 차이 혹은 그 이상으로 봅니다.
설명 너무 감사합니다!! WLP쪽에 종사하는 사람으로서 모르는 부분도 있었는데 이해하기 쉽게 설명해주셔서 모든게 다 이해되었습니다.. ㅎㅎ 감사합니당
금요일 네패스 편입했는데 관련 영상이 올라와 반갑네요.. 잘봤습니다
반도체 설명 앞으로 관심 가질 분야가 무엇인지 안내하시는군요.
설명 고맙습니다.
와.. 진짜 이런영상들이 주옥같다고 생각합니다.
감사합니다.
쏙쏙들어오는 설명 이해가 너무 잘됩니다 감사합니다 ㅎ
어렵습니다.
TSMC가 앞서 있군요.
영상 감사합니다.
소중한 강의 감사합니다
구독했습니다 ~ 증시각도기에서 구독 요청으로 왔는데 도움 많이 됐습니다 ㅎ
Plp fanout 등
많이 들어본 용어인데
개념을 이해할 수 있습니다.
감사합니다.
정말 항상 감사한 마음으로 영상보고 있습니다 ! 구독과 좋아요는 구독료 !
교수님 덕분에 졸업하고 30년가까이 안하던 공학공부를 다시하는 느낌입니다..^^
항상 좋은 영상 감사합니다..~~~
알고 있는 내용이지만 정리하기에는 최고 영상같습니다 잘봤습니다
관심있는 부분인데 감사합니다
항상 애청하고 있습니다
정말 당신의 열정과 과학적 탐구 능력에 감사를......삼성전자와 tsmc의 차이는 많이 만들어 봤느냐? 아니냐? 여기서 오는 경험의 차이일 뿐입니다. 삼성이 tsmc가 가지고 있지 않은 경험인 euv를 사용해 많이 만들어 본다면 핀펫의 제왕인 TSMC를 또 다른측면의 기술에서 충분히 추격이 가능하다고 생각 합니다...그리고 TSMC는 두번 다시 중국본토에 들어 오지 못할 것입니다...이를 득득 갈고 있죠....제 유학시절 친구가 중국 상무부 반도체 담당 입니다....
WLP PLP로 패키징을 하려면 반도체공정과 동일한 수준의 클린룸 투자를 해야 합니다.
따라서 WLP PLP로 기술쉬프팅이 발생하면 서브스트레이트제조사와 OSAT업체에서는 엄청난 매출감소 타격을 받을겁니다.
대신 파운드리 공정기술을 기반으로 칩생산과 동시에 WLP PLP공정을 처라해버리는 TSMC SEC가 통합공정으로 싹 다 말아드시는거죠.
즉 OSAT이 사라지고 칩공정에서 다 해먹는 구조입니다.
그렇습니다. 기술 변화에 따라 기존 밸류 체인이 깨지겠지요
후공정이 중요하다는 거 잘 느끼고 갑니다. 감사합니다.
와 진짜 감사합니다 네패스 투자중인데 많은 도움 되었습니다!
예전부터 들은게 있어 남깁니다...
- 삼전 파운드리와 TSMC의 격차가 벌어진 건 패키징 및 후공정 문제도 있지만 전공정 미세화 문제가 결정적이었습니다. 원래 삼전은 10nm -> 7nm를 가면서 ASML의 EUV 노광기를 사용해 한번에 TSMC의 후기 7nm 공정 수준의 집적도를 확보하려 했지만 이 전략이 완전히 실패했습니다. 현재 삼전의 7nm은 TSMC에 비해 집적도와 성능이 떨어지며, 게다가 TSMC는 이미 지난달에 5nm 양산을 시작했다고 발표했죠. 삼전도 현재 5nm를 계획중이지만 이미 목표 스펙에서부터 TSMC에 뒤쳐지고 있습니다.
- 삼전 파운드리의 초기 약속을 믿고 잘못 발을 담궜다가 크게 꼬인 회사가 GPU 회사인 엔비디아로, 뒤늦게 TSMC로 옮겨가 테이프아웃을 했고 올해 하반기가 되어서야 다음 아키텍처가 나올 예정입니다. 이로 인해 CPU + GPU 모두 TSMC로 몰아넣고 큰 이득을 본 AMD와의 격차가 크게 좁혀지게 되었습니다.
- TSMC의 캐파가 한정되어 있고 마땅한 경쟁사도 없는 상황이기 때문에, 삼성 파운드리의 수요는 분명히 있을 것으로 생각합니다. 그러나 인텔과 마찬가지로, TSMC와의 미세공정 격차를 좁히는 것이 갈수록 어려워지는 상황입니다.
맞습니다. 미세 공정이 핵심이지요. 그래서 EUV 도 공부중입니다. tsmc, ASML 연구 대상입니다.
@@eng_tv 잘 부탁드립니다. 20nm 초반대부터 써오던 FinFET을 대체할 GAA-FET, TSMC의 스태킹 관련 기술인 CoWoS(Chips-on-Wafer-on-Substrate), 인텔의 칩 연결/2.5D 스태킹 기술인 EMIB, 3D 스태킹인 Foveros 등 관심 있어하실만한 여러 기술들이 있습니다. 저도 대강은 알지만, 알기 쉽게 정리해 주신다면 더 크게 도움이 될 것 같습니다.
중국도 노광기를 만든다고 하던데.. 노광기만 갖고는 집적도를 올릴 수 없나보군요. 중국이 노광기를 만들어서 대만과 협력한다면 정말 큰일이 날 것 같습니다
엔비디아 GPU 삼성이 생산해서 RTX30시리즈 죄다 품절대란인데,,,,,, 5개월 전이지만 너무나 반대되는 말씀이네요.
@@섭튜브-q9m 품절 대란인 이유가 지금 생산량이 너무 없어서입니다. 그 무엇보다도 RTX 3000 시리즈 런치가 현재 문제점을 잘 보여주고 있습니다. 심지어 7nm도 아니고 10nm를 손본 8nm에서 그러고 있다는 점은 더더욱 그렇고요.
잘보았습니다 항상도움주셔서 감사드림니다
반도체는 어려워 포기하고 있었는데 조금씩이라도 배워가야겠네요. 좋은 영상 감사합니다.
이 정도 전문성과 전달력이면 돈을 내야 할 거 같습니다. 잘 보았습니다
좋은 내용 감사합니다.
좋은 내용 항상 감사드립니다
삼성에서 발표한 후공정 x-cube 적층기술과 FO-PLP기술과 어떤차이가 있는건가요? 상호보완적인지.. 아님 경쟁적 기술인지 궁금합니다.
저는 해당 전문가는 아니나 구조적으로 판단해 보면 PLP는 평면을 넓게 쓰는 패널 공법인데 패널을 위로 올리면서 X-cube 를 바로 적용할 수는 없을 것으로 보는데요. 쌓고 plp 하나 plp 하면서 x-cube 하나 이런 개념으로 보입니다.
감사합니다~~~
항상 잘보고있습니다 고맙습니다
감사합니다
시장에 적용해 보면 네패스가 중요해 지겠습니다. 네패스 응원 합니다.
좋은 영상 감사합니다!
감사합니다🍀
좋은내용 감사합니다
이제 이해가 되네요
네패스가 PLP분야에서 삼성보다 더 높은 기술을 가지고 있다고 하던데요
단일 다이에서 io가 많아진다는 이점은 이해가 가는데 이 점이 배터리 효율면에서도 의미있는 차이가 있는 것이 여러개의 칩을 성능 좋은 단일 칩으로 통합할 수 있어서 전체 소비전력의 감소로 인해 생겨날 수 있다는것이 배터리 효율과 관련성이 있다는 건가요?
이 부분은 향후에 다룰 내용인데 가령 스마트폰의 크기, 두께가 한정되 있으니 많은 기능을 넣기 위해 반도체 두께 크기를 줄일 필요가 있다. 배터리도 같이 밀도를 높이지만 먼저 반도체가 작아 지면 여유 공간이 생겨 배터리 사이즈도 커질 수 있겠지요. 이런 상호 작용이 있겠습니다.
너무 좋은 영상감사드립니다
Fan-out WLP 기술로,
TSMC는 파운드리 업체면서 동시에 OSAT업체인건가요?
Fan-out WLP 기술이 확대되면 기존 OSAT업체를 잠식하게 됩니다.
@@eng_tv 웨이퍼부터 fowlp전용으로 만드니, 웨이퍼를 osat에 넘길 필요 없고, 파운드리 업체가 패키징까지 하는게 필수겠네요?
매번 잘 보고 갑니디
plp는 네페스인데,3월에사서 보우증.이제보니 마지막 공정이네!!!
반도체 업계 신입이들의 바이블 영상으로 임명합니다 !!!!!
말씀하신 fan-out이랑 fan-out WLP는 별 관련이 없을 듯 한데요..
사용된 키움증권 리포트 몇일자 인지 알수있을까요? 영상 너무너무 감사드립니다!!
2019/10/25, 2019/5/22
좋은 영상 항상 감사합니다!! 저 질문이 있는데 패키징 기술이 발전하면 리드프레임도 필요 없어지나요?
반도체 집적도가 높아지면 리드프레임 사용이 적어지겠지만 없어지지는 않겠지요. 작은 것만 있는 것이 아니니.
이미 수년간 양산수준에서 검증된 TSMC의 WLP 기술을 쫓아가지 못하는 한 삼성전자의 비메모리 파운드리는 TSMC 파운드리 가치의 5% 이하로 보는 것이 맞습니다. 지금도 삼성전자는 자체 물량을 제외하면 10nm 이하에서의 시장점유율은 매우 미미합니다. 더욱이 삼성전자가 그나마 추진하는 PLP 기술은 아직 양산단계에도 진입하지 못했기 때문에 실제 양산에 제대로 적용하는 것은 또 몇년이 걸릴지 알 수 없습니다. 그동안 TSMC가 패키징 기술을 개발하지 않을 턱이 없죠. 개인적으로 삼성전자와 TSMC 비메모리 파운드리 경쟁력은 메모리반도체에서 삼성전자와 중국 반도체 회사와의 차이 혹은 그 이상으로 봅니다.
tsmc 연구 대상입니다.
패키징 때문에 TSMC 가 삼성을 앞선다는 것은 , 그냥 핑게아닙니까? 애플이 삼성을 견제하기 위한 구실을 찾았다라고 알고 있는데요.
네모난 웨이퍼 인가???
공장2주일 하다 도망간 기억나네 다 배운것들 ㅋㅋ
오 1등
위기를 기회로.. 국민이 위대한 대한민국이 바로 여러분 입니다. ruclips.net/channel/UC8ntMZ29Ii4OfZnDmJaSUpw
감사합니다^^
감사합니다
좋은 영상 감사합니다!