안녕하세요 교수님. 영상 보면서 면접 준비 잘 하고 있습니다 :) 궁금한 사항이 있어 댓글을 남깁니다. Q1. 10:29 에서 PECVD는 Plasma를 사용해서 증착하므로 높은 열을 사용할 필요가 없다고 말씀 하셨는데, 플라즈마는 기체에 높은 전압을 가해서 만드는것이므로 이때 높은 열이 발생되지 않나 궁금합니다. Q2. PECVD로 증착을 할 때, 오차율을 줄일 수 있는 방법은 뭐가 있을까요?? RF Power나 Time 변수를 조절하는게 좋다고는 들었는데 교수님의 고견을 듣고 싶습니다 :)
1. plasma 의 온도에 대해 한번 찾아보고 공부해보면 좋을 것 같습니다. plasma 는 온도는 높지만, 진공을 통해 잘 전달되지는 않습니다. 2. 애초에 답변할 수 없는 질문입니다. 공정이란 것이 하나의 변수에 의해 결정되는 것이 아닙니다. 오차에 영향을 주는 것은 모든 공정변수 입니다. 공정을 제대로 이해하려면, 각각의 변수들(예: RF power)이 미치는 영향에 대해 먼저 자세히 공부해야 합니다.
@DevicePhysics 감사합니다 교수님 :) . Q2에 대해 조금더 자세히 말해보자면, 제가 pecvd로 Al을 증착하는 실습을 진행하는 과정에서 발생한 일입니다. 동일한 조건에 있는 두개의 wafer를 가지고 RF power에 변화를 주면서 각각의 wafer 공정을 진행했었을때, thickness 오차율이 줄어드는것을 관찰 할 수 있었습니다. (RF power : 100W -> 50W 로 줄였을때 thickness가 1.9um/s -> 1.3um/s 로 변경되었고, 오차율도 1.2%정도 개선되었었습니다) 그런데 이게 단순히 RF power와 공정 시간을 낮추니까 당연히 전체적인 thickness가 줄어들어 오차율도 줄어든건지 아니면 다른 원인이 있는지 궁금했습니다.
좋은 강의 너무 감사합니다 교수님. 0:46에서 궁금한 점이 생겨 질문드립니다. gas phase reaction을 통해 gas phase 상태인 precursor가 생성되고 이것이 표면에 흡착하고 확산되고, 확산 중 thin film을 만나면 precursor가 gas phase에서 solid phase로 바뀌는 것이 맞을까요?
양질의 강의에 늘 감사드립니다. 여쭤보고 싶은게 있는데, Step coverage와 MFP의 정확한 관계가 궁금합니다. 동일한 반도체 기업의 단위 공정에 대한 글에서 발췌한 내용들입니다. 1. APCVD는 초창기 CVD로서, 높은 대기압, 낮은 온도에서 진행해 평균자유행로(MFP; Mean Free Path)가 가장 짧다. 이에 단차피복성(SC; Step Coverage)이 좋지 않다. 2. CVD에서 MFP가 높아질 경우 단차의 균일성 즉 단차의 피복성(Step Coverage)이 약화된다는 단점이 있습니다. ->MFP가 길면 Gap 안으로의 침투가 용이해서 Step coverage가 좋은 것인지, 벽면에 닿지 않고 바닥면까지 이동할 수 있어 Step coverage가 좋지 않은 것인지 헷갈립니다. +)PVD인 Sputtering의 경우에도, MFP가 길어 Step coverage가 좋지 않고, shadowing 현상이 발생한다고 알고 있습니다. 감사합니다.
이미 질문에 답이 거의 다 있습니다. step coverage 와 MFP 는 그냥 단순하게 연관되지 않고, pattern 의 aspect ratio 에 따라 상황이 달라집니다. 그리고 어떠한 경향성이 있다기 보다는 최적의 값이 있는 것으로 생각하면 좋습니다. 1) low MFP : MFP 가 낮으면 step coverage 에 유리할 것 같지만, 너무 낮으면 증착이 source 와 가깝게 노출된 표면쪽에만 먼저 이루어지기 때문에, aspect ratio 가 조금만 커져도 측벽이나 바닥쪽에는 증착이 잘 안됩니다. 2) high MFP in low aspect ratio : 따라서 aspect ratio 가 그다지 크지 않은 일반적인 패턴인 경우에는, 대체적으로 MFP 가 적당히 큰 것이 step coverage 에 유리합니다. 3) high MFP in high aspect ratio : 하지만 aspect ratio 가 매우 큰 패턴(깊은 gap같은)일 경우, MFP 가 크면 측벽이나 바닥에는 거의 증착이 안되는 문제가 발생합니다. 증착하려는 물질들이 충돌없이 바닥 끝까지 도달을 하기가 어려워서, 대부분의 물질이 gap의 입구쪽에서만 증착이 됩니다.
안녕하십니까, 교수님. CVD Process에서 궁금한 점이 생겨 질문드립니다. CVD Process를 나타낸 그림들을 찾아보면 약간의 차이점을 보이는 경우가 있는데, 정리하자면 1. Precursor가 gas phase에서 decomposition되어 기판 표면에 흡착된 후 확산을 하며 핵 형성->박막 형성 2. Precursor가 기판 표면에 물리적으로 흡착되어 확산하다가 decomposition을 거쳐 서로 결합하며 핵 형성->박막 형성 3. Gas phase에서 decomposition된 반응 가스들이 챔버 상부에서 화학적으로 반응하여 particle 형태로 기판에 떨어짐(Low quality) 이러한 반응들이 나타나는 것이 맞을까요? +) CVD에서도 기판과 박막과의 흡착은 반데르발스 힘에 의한 물리적 결합인가요? SiH4+O2 가스를 이용한 CVD process에서 , SiH3, SIH2 등이 기판(Si)의 빈 고리와 결합된다는 내용과, 화학적 결합에 의해 Adhesion이 PVD 대비 우수하다는 내용을 읽은 적이 있는 것 같습니다.
좋은 강의 감사합니다!! 궁금한 점이 있는데, ICP를 사용하는 HDPCVD의 경우, PECVD 대비 막질이 좋은 것으로 알고 있습니다. 막질은 보통 dense를 의미하는 것으로 알고 있는데, 이온에 의한 Sputtering에 의해 막질이 좋아지는 것인가요? Bias sputtering에서 이러한 원리를 이용해 막질을 향상시킬 수 있다고 알고 있습니다.
이온에 의한 sputtering(?) 이란 말이 무슨 뜻인지 모르겠습니다. ICP 가 무엇인지 알고 있다면 왜 quality 가 좋아지는지도 자연스럽게 알게 됩니다. 그리고 film quality 는 한가지로 정의되는 것이 아니기 때문에, 어떤 특성을 중점적으로 고려할지를 먼저 정하고 나서 비교를 해야 합니다.
![[기초반도체공정|6.4] #deposition #ALD](http://i.ytimg.com/vi/URsOBG0l2hw/mqdefault.jpg)
![[기초반도체공정|6.4] #deposition #ALD](/img/tr.png)
![[기초반도체공정|6.2] #deposition #sputtering #DC #RF #reactive ion #magnetron](http://i.ytimg.com/vi/Ozp_6kHgzB8/mqdefault.jpg)
![[기초반도체공정|6.1] #deposition #evaporation #thermal #e-beam #lift-off process](/img/1.gif)
교수님 항상 잘 보고있씁니다 ㅎㅎ 감사합니다~
빠르고 쉽게 이해하기 쉬운 좋은 강의 올려주셔서 진짜 감사합니다.... 지나가던 대학원생도 도움 많이 받고갑니다 ㅠㅜㅠ
좋은 강의 감사합니다!!😊😊
안녕하세요 교수님. 영상 보면서 면접 준비 잘 하고 있습니다 :) 궁금한 사항이 있어 댓글을 남깁니다.
Q1. 10:29 에서 PECVD는 Plasma를 사용해서 증착하므로 높은 열을 사용할 필요가 없다고 말씀 하셨는데, 플라즈마는 기체에 높은 전압을 가해서 만드는것이므로 이때 높은 열이 발생되지 않나 궁금합니다.
Q2. PECVD로 증착을 할 때, 오차율을 줄일 수 있는 방법은 뭐가 있을까요?? RF Power나 Time 변수를 조절하는게 좋다고는 들었는데 교수님의 고견을 듣고 싶습니다 :)
1. plasma 의 온도에 대해 한번 찾아보고 공부해보면 좋을 것 같습니다. plasma 는 온도는 높지만, 진공을 통해 잘 전달되지는 않습니다.
2. 애초에 답변할 수 없는 질문입니다. 공정이란 것이 하나의 변수에 의해 결정되는 것이 아닙니다. 오차에 영향을 주는 것은 모든 공정변수 입니다.
공정을 제대로 이해하려면, 각각의 변수들(예: RF power)이 미치는 영향에 대해 먼저 자세히 공부해야 합니다.
@DevicePhysics 감사합니다 교수님 :) . Q2에 대해 조금더 자세히 말해보자면, 제가 pecvd로 Al을 증착하는 실습을 진행하는 과정에서 발생한 일입니다.
동일한 조건에 있는 두개의 wafer를 가지고 RF power에 변화를 주면서 각각의 wafer 공정을 진행했었을때, thickness 오차율이 줄어드는것을 관찰 할 수 있었습니다.
(RF power : 100W -> 50W 로 줄였을때 thickness가 1.9um/s -> 1.3um/s 로 변경되었고, 오차율도 1.2%정도 개선되었었습니다)
그런데 이게 단순히 RF power와 공정 시간을 낮추니까 당연히 전체적인 thickness가 줄어들어 오차율도 줄어든건지 아니면 다른 원인이 있는지 궁금했습니다.
@@goose7365 오차율이라는것이 어떻게 계산된것인지는 모르겠지만, 증착공정은 결국 화학반응이기 때문에, deposition rate이 느려질수록 더 정확하게 두께를 조절할 수 있는것은 당연한 결과입니다.
좋은 강의 너무 감사합니다 교수님.
0:46에서 궁금한 점이 생겨 질문드립니다.
gas phase reaction을 통해 gas phase 상태인 precursor가 생성되고
이것이 표면에 흡착하고 확산되고, 확산 중 thin film을 만나면 precursor가 gas phase에서 solid phase로 바뀌는 것이 맞을까요?
네 맞습니다. precursor 가 원래 형성되어 있던 film 의 결정과 화학적으로 결합이 되면서 solid phase 로 변하게 됩니다.
@@DevicePhysics 감사합니다. 좋은 하루 되세요!
안녕하세요, 교수님.
마지막 Comparisons에서 물질에 따라 LPCVD PECVD를 이용하는 표가 있는데요.
말씀하실 때는 X라고 표시된 부분이 마치 O인 것처검 말씀하셔서요.
표를 반대로 읽으면 되는 걸까요?
네 맞습니다. X가 안된다는 뜻이 아니라 가능한 것에 체크하는 의미입니다.
양질의 강의에 늘 감사드립니다.
여쭤보고 싶은게 있는데, Step coverage와 MFP의 정확한 관계가 궁금합니다.
동일한 반도체 기업의 단위 공정에 대한 글에서 발췌한 내용들입니다.
1. APCVD는 초창기 CVD로서, 높은 대기압, 낮은 온도에서 진행해 평균자유행로(MFP; Mean Free Path)가 가장 짧다. 이에 단차피복성(SC; Step Coverage)이 좋지 않다.
2. CVD에서 MFP가 높아질 경우 단차의 균일성 즉 단차의 피복성(Step Coverage)이 약화된다는 단점이 있습니다.
->MFP가 길면 Gap 안으로의 침투가 용이해서 Step coverage가 좋은 것인지, 벽면에 닿지 않고 바닥면까지 이동할 수 있어 Step coverage가 좋지 않은 것인지 헷갈립니다.
+)PVD인 Sputtering의 경우에도, MFP가 길어 Step coverage가 좋지 않고, shadowing 현상이 발생한다고 알고 있습니다.
감사합니다.
이미 질문에 답이 거의 다 있습니다. step coverage 와 MFP 는 그냥 단순하게 연관되지 않고, pattern 의 aspect ratio 에 따라 상황이 달라집니다. 그리고 어떠한 경향성이 있다기 보다는 최적의 값이 있는 것으로 생각하면 좋습니다.
1) low MFP : MFP 가 낮으면 step coverage 에 유리할 것 같지만, 너무 낮으면 증착이 source 와 가깝게 노출된 표면쪽에만 먼저 이루어지기 때문에, aspect ratio 가 조금만 커져도 측벽이나 바닥쪽에는 증착이 잘 안됩니다.
2) high MFP in low aspect ratio : 따라서 aspect ratio 가 그다지 크지 않은 일반적인 패턴인 경우에는, 대체적으로 MFP 가 적당히 큰 것이 step coverage 에 유리합니다.
3) high MFP in high aspect ratio : 하지만 aspect ratio 가 매우 큰 패턴(깊은 gap같은)일 경우, MFP 가 크면 측벽이나 바닥에는 거의 증착이 안되는 문제가 발생합니다. 증착하려는 물질들이 충돌없이 바닥 끝까지 도달을 하기가 어려워서, 대부분의 물질이 gap의 입구쪽에서만 증착이 됩니다.
@@DevicePhysics 자세한 답변 감사드립니다. 많은 도움이 되었습니다!
안녕하십니까, 교수님. CVD Process에서 궁금한 점이 생겨 질문드립니다.
CVD Process를 나타낸 그림들을 찾아보면 약간의 차이점을 보이는 경우가 있는데, 정리하자면
1. Precursor가 gas phase에서 decomposition되어 기판 표면에 흡착된 후 확산을 하며 핵 형성->박막 형성
2. Precursor가 기판 표면에 물리적으로 흡착되어 확산하다가 decomposition을 거쳐 서로 결합하며 핵 형성->박막 형성
3. Gas phase에서 decomposition된 반응 가스들이 챔버 상부에서 화학적으로 반응하여 particle 형태로 기판에 떨어짐(Low quality)
이러한 반응들이 나타나는 것이 맞을까요?
+) CVD에서도 기판과 박막과의 흡착은 반데르발스 힘에 의한 물리적 결합인가요? SiH4+O2 가스를 이용한 CVD process에서 , SiH3, SIH2 등이 기판(Si)의 빈 고리와 결합된다는 내용과, 화학적 결합에 의해 Adhesion이 PVD 대비 우수하다는 내용을 읽은 적이 있는 것 같습니다.
제가 알기로는 확산 이후에 decomposition 으로 알고 있는데, 항상 그런 것인지는 논문들을 확인해 봐야 될 것 같습니다.
교수님 Epitaxy관련 강의도 올라와있나요??
좋은 강의 감사합니다!!
궁금한 점이 있는데, ICP를 사용하는 HDPCVD의 경우, PECVD 대비 막질이 좋은 것으로 알고 있습니다.
막질은 보통 dense를 의미하는 것으로 알고 있는데, 이온에 의한 Sputtering에 의해 막질이 좋아지는 것인가요?
Bias sputtering에서 이러한 원리를 이용해 막질을 향상시킬 수 있다고 알고 있습니다.
이온에 의한 sputtering(?) 이란 말이 무슨 뜻인지 모르겠습니다. ICP 가 무엇인지 알고 있다면 왜 quality 가 좋아지는지도 자연스럽게 알게 됩니다.
그리고 film quality 는 한가지로 정의되는 것이 아니기 때문에, 어떤 특성을 중점적으로 고려할지를 먼저 정하고 나서 비교를 해야 합니다.
강의 너무 감사드립니다.
CVD는 RF power를 사용하는 이유가 있을까요?
그러니까 PVD처럼 DC를 사용하면 안 되는 이유가 있는지 궁금합니다!
그리고 이것도 substrate는 기본적으로 anode역할일까요?
강의 너무 좋네요!!
꼭 RF power 를 써야 하는 것은 아닙니다. 강의자료의 그림은 그냥 예시일 뿐입니다.
@@DevicePhysics 감사합니다
Cvd에서 음극 양극의 위치가 정해진게 있을까요 혹시!?
@@이혁주-k2x DC plasma 를 만들 때 양극/음극 사이에 대칭적으로 플라즈마가 형성되지 않습니다. 따라서 공정이 진행되는 기판의 위치를 고려해서 양극/음극의 위치를 결정해야 합니다.
@@DevicePhysics 기판쪽이 pvd처럼 anode라고 생각하면 될까요?!
Dc supply쪽라고 연결된 쪽이 cathode구요..
잘못 이해했을까요?!
@@이혁주-k2x dc plasma에 대한 자료를 찾아서 공부해보길 바랍니다. 단순하게 결정할 수 있는 부분이 아닙니다.
안녕하세요 교수님 에피택시 관련 강의는 없는건가요? !
없습니다.
강의를 보다 궁금한 점이 생겨서 댓글 남깁니다.
LPCVD에서 높은온도를 이용하기에 metal위에는 증착이 불가능 하다고 하셨는데 둘 사이에 어떤 연관이 있는지 잘 모르겠습니다ㅠㅠ
대부분의 metal 은 semiconductor 나 insulator 보다 녹는점이 낮습니다. 따라서 이미 metal 이 증착된 이후에 고온이 필요한 공정을 진행하면, metal 층에 변형이 발생하기 때문에 고온 공정을 진행할 수 없습니다.
알려주셔서 감사합니다ㅎㅎ
앞으로 완결까지 몇강의 정도 남았는지 알 수 있을까요??
강의소개 영상에서 설명했듯이 계속해서 채워나갈 강의여서 완결은 없습니다.