교수님 혹시 1:26에서 질문이 있습니다. Q1 : poly Si 즉, Gate위와 Al이 맞닿는 부분도 contact이라 볼 수 있나요? Q2 : poly Si 즉, Gate 위에 있는 물질은 Silicide, 왼쪽Gate의 왼쪽 끝부분과 오른쪽 Gate의 오른쪽 끝부분에 있는 물질은 oxide(spacer)같은데, 그렇다면 Gate사이에 있는 물질과 Gate아래에 있는 물질은 무엇인가요...?
안녕하세요, 교수님. 단비같은 강의 항상 잘 듣고 있습니다. 궁금한 점이 있는데, 확산, SiO2와의 접촉특성, Junction spike등을 방지하기 위한 Barrier metal로 Ti, TiN, Ta, TaN 등이 주로 사용되는 걸로 알고 있는데, 각자의 유의미한 차이점이 존재할까요? ex) TiN vs TaN, Ti vs TiN 등등 늘 감사합니다!
제가 아는 범위 내에서는 관계가 없습니다. 다만 이온화 에너지가 낮으면 물질 내부에 vacancy 들이 쉽게 생길 수 있고, 이러한 vacancy 를 따라서 electromigration 이 더 쉽게 일어날 수 있을 것 같기는 합니다. 관련 논문들이 있는지 찾아보는게 좋을 것 같습니다.
교수님, 시간표가 안되어 공정공부를 방학 중에 하던 도중 의문이 드는 점이 있습니다. 공정 과목이 화학과 관련된 부분이 상당히 많은데요. 결국 전자공학만 공부한 학생들은 화학적 개념을 암기할 수 밖에 없고 이는 베이스가 없는 암기이기에 쉽사리 까먹기 마련입니다. 실제로 현업에서 공정설계, 공정기술 분야는 신소재나 화학공학을 전공하신 분들이 더 아는 것이 많다고 하시는데 공정을 연구하신 전자공학 학부 출신분들은 이 어마어마한 화학 공부를 어떻게 커버하셨는지 궁금합니다.
사실 특별히 화학 공부를 하지는 않았습니다. 저의 화학 지식은 고등학교 때 배운 내용까지가 전부 입니다. 새로운 물질을 공정하기 위한 새로운 화학반응(공정기술)을 만들어야 하는 상황일 때, 당연히 화학반응을 설계해야 하는 일은 화학 전공자들이 하게 됩니다. 저와 같은 전자공학 전공자들은, 그렇게 설계된 화학반응의 조건을 조금씩 바꾸면서 최적화 한다거나, 공정결과를 분석하는 일을 주로 합니다. 즉, 화학공학자들이 이미 개발한 화학반응(공정기술)을 응용하고 최적화하는 일을 하는 것이기 때문에, 엄청난 화학 지식을 필요로 하지 않습니다. 또한 제가 강의에서 설명한 공정기술은 전부 실리콘 기반 CMOS 공정기술들입니다. 이런 기술들은 실리콘 이라는 물질과 호환성을 가져야 하기 때문에, 공정에서 사용되는 물질과 화학반응 같은 것들이 생각보다 제한적입니다. 아마도 강의만 들어서는 알아야 될 내용이 많아 보일 수 있으나, 실제 대학원에 가서 직접 공정을 하면서 소자를 만들다보면, 저절로 체득할 수 있는 내용과 양의 지식입니다.
교수님 Al과 Si contact 저항 그래프에서 어째서 온도가 높아질수록 저항이 낮아지는걸까요? 금속의 경우 온도가 올라갈수록 저항이 높아지는걸로 알고 있는데 Al과 Si의 합금(silicide)가 만들어지면서 낮아지는것일까요? 그리고 Al/n+polySi에서 왜 저항이 더 낮은지 궁금합니다!
@@DevicePhysics 감사합니다 교수님! undoped Si보다 n+Si의 저항이 낮은 이유는 얇은 schottky barrier를 통해 tunneling이 쉬워서 omic contact처럼 보여서일까요? 추가적으로 똑같은 Al/n+도핑인 세모 심볼과 다이아몬드 심볼중에서 어째서 poly가 더 저항이 낮은지 궁금합니다. grain boundary를 통해 Al의 diffusion이 잘 되서 Al/Si 합금을 더 만들기 쉬워서라고 생각해보았지만 낮은 온도에서도 저항이 낮아서 궁금합니다
1. 그냥 undoped 보다 n+ Si 이 저항이 낮기 때문입니다. schottky junction과는 상관 없습니다. 2. 이유에 대해서는 그래프가 나온 논문을 확인해 봤는데, 논문에서도 정확히 설명하지 못하고 있습니다. 다른 후속 연구 결과들을 찾아보아야 정확한 이유를 알 수 있을 것 같습니다.
@@DevicePhysics Ti,Cu (씨드&베리어 증착) > photo > Cu electroplating을 진행했는데, 전해도금 후 겉면에 탄 부분이 발견되었습니다..! 저는 이게 현상시간이 모잘라 날아갔어야 할 PR잔해가 있던걸로 분석하고 후에 줄 영향을 분석한걸 말한 겁니다..! pr strip후에도 그 자리에 도금 안됐으니 전기신호 영향이랑 Etch할 때 step coverage 더 나빠지는 영향이 있겠다고 생각하면 될까요??
@@oinggg-u9m 표면에 드러난 것이 PR residue 인지는 확실히 확인을 한건가요? electroplating 자체는 제대로 되었는지는 확인을 해봐야 할 것 같은데요? 그리고 step coverage 는 또 무슨 이야기인지 모르겠습니다. 아무튼 공정 결과를 이렇게 글로만 봐서는 제가 파악할 수 있는 것은 없습니다.
![[기초반도체공정|7.2] #metallization #planarization #Chemical Mechanical Polishing #CMP](http://i.ytimg.com/vi/eLXkZ5TCfqA/mqdefault.jpg)
![[기초반도체공정|7.2] #metallization #planarization #Chemical Mechanical Polishing #CMP](/img/tr.png)
![[기초반도체공정|7.3] #metallization #silicide](http://i.ytimg.com/vi/XRL21X7oCds/mqdefault.jpg)
소자부터 공정까지 질 좋은 강의 너무 잘 보고 있습니다 감사합니다
교수님 학회장 좌장으로 계셔서 뵈었습니다. 학과목 올려주신 강의 덕분에 최고 성적 받았습니다. 감사합니다.
새해 복 많이 받으세요 교수님 항상 감사합니다
잘 보고 있습니다 감사합니다
교수님 혹시 1:26에서 질문이 있습니다.
Q1 : poly Si 즉, Gate위와 Al이 맞닿는 부분도 contact이라 볼 수 있나요?
Q2 : poly Si 즉, Gate 위에 있는 물질은 Silicide, 왼쪽Gate의 왼쪽 끝부분과 오른쪽 Gate의 오른쪽 끝부분에 있는 물질은 oxide(spacer)같은데, 그렇다면 Gate사이에 있는 물질과 Gate아래에 있는 물질은 무엇인가요...?
1. gate 와 Al이 맟닿는 부분은 없습니다.
2. ILD와 gate insulator 입니다.
교수님 물전 강의 들었던 학생입니다. 학교 커리큘럼에 반도체 공정 관련한 과목이 거의 없어서 전공 공부에 대해 고민이 많았는데 교수님 덕분에 유익한 지식 많이 얻고 갑니다!!:) 항상 좋은 강의 해주셔서 감사합니다
전자전기공학부 학생으로서 전공이 재미없고 저랑 잘 안맞다고 느꼈었는데 교수님 수업들이 이해가 정말 잘돼서 조금은 재미있는 학문으로 느껴지네요,,,!! 다른 진로를 찾아야하나 고민했는데 취준할 의욕이 생기네요 감사합니다ㅎㅎ
안녕하세요, 교수님. 단비같은 강의 항상 잘 듣고 있습니다.
궁금한 점이 있는데, 확산, SiO2와의 접촉특성, Junction spike등을 방지하기 위한 Barrier metal로
Ti, TiN, Ta, TaN 등이 주로 사용되는 걸로 알고 있는데, 각자의 유의미한 차이점이 존재할까요?
ex) TiN vs TaN, Ti vs TiN 등등
늘 감사합니다!
유의미한 차이라는게 무엇을 뜻하는지 모르겠습니다. 같은 물질이라도 증착조건이 달라지면 특성이 달라집니다.
교수님 항상 좋은 영상 업로드 해주시면서 많이 배우고 있습니다. 혹시 금속 배선 공정에서 텅스텐 플러그가 어떤건지 알 수 있을까요??
source/drain 과 접하는 via hole 을 보통 텅스텐으로 채웁니다. 그 부분을 텅스텐플러그라 부릅니다.
교수님 동영상 덕분에 정말 많이 배웁니다! 이번 강의에서 궁금한 점이 있어 질문드립니다~ Electromigration과 물질의 이온화 에너지 간의 상관관계가 있을까요?
제가 아는 범위 내에서는 관계가 없습니다.
다만 이온화 에너지가 낮으면 물질 내부에 vacancy 들이 쉽게 생길 수 있고, 이러한 vacancy 를 따라서 electromigration 이 더 쉽게 일어날 수 있을 것 같기는 합니다. 관련 논문들이 있는지 찾아보는게 좋을 것 같습니다.
damascene process가 hbm 제작에 상용화되고있나요?
@@박승준-d6b 강의에서 설명하였듯이 현재 interconnect는 damascene process로 만듭니다.
교수님, 시간표가 안되어 공정공부를 방학 중에 하던 도중 의문이 드는 점이 있습니다. 공정 과목이 화학과 관련된 부분이 상당히 많은데요. 결국 전자공학만 공부한 학생들은 화학적 개념을 암기할 수 밖에 없고 이는 베이스가 없는 암기이기에 쉽사리 까먹기 마련입니다.
실제로 현업에서 공정설계, 공정기술 분야는 신소재나 화학공학을 전공하신 분들이 더 아는 것이 많다고 하시는데
공정을 연구하신 전자공학 학부 출신분들은 이 어마어마한 화학 공부를 어떻게 커버하셨는지 궁금합니다.
사실 특별히 화학 공부를 하지는 않았습니다. 저의 화학 지식은 고등학교 때 배운 내용까지가 전부 입니다.
새로운 물질을 공정하기 위한 새로운 화학반응(공정기술)을 만들어야 하는 상황일 때, 당연히 화학반응을 설계해야 하는 일은 화학 전공자들이 하게 됩니다.
저와 같은 전자공학 전공자들은, 그렇게 설계된 화학반응의 조건을 조금씩 바꾸면서 최적화 한다거나, 공정결과를 분석하는 일을 주로 합니다.
즉, 화학공학자들이 이미 개발한 화학반응(공정기술)을 응용하고 최적화하는 일을 하는 것이기 때문에, 엄청난 화학 지식을 필요로 하지 않습니다.
또한 제가 강의에서 설명한 공정기술은 전부 실리콘 기반 CMOS 공정기술들입니다. 이런 기술들은 실리콘 이라는 물질과 호환성을 가져야 하기 때문에, 공정에서 사용되는 물질과 화학반응 같은 것들이 생각보다 제한적입니다. 아마도 강의만 들어서는 알아야 될 내용이 많아 보일 수 있으나, 실제 대학원에 가서 직접 공정을 하면서 소자를 만들다보면, 저절로 체득할 수 있는 내용과 양의 지식입니다.
@@DevicePhysics 아하 공정기술에서도 전공에 따라 할 수 있는 것이 나뉘군요!
말씀 감사합니다! 좋은 하루 되세요!
교수님 Al과 Si contact 저항 그래프에서 어째서 온도가 높아질수록 저항이 낮아지는걸까요?
금속의 경우 온도가 올라갈수록 저항이 높아지는걸로 알고 있는데 Al과 Si의 합금(silicide)가 만들어지면서 낮아지는것일까요?
그리고 Al/n+polySi에서 왜 저항이 더 낮은지 궁금합니다!
1. 온도가 증가하면서 silicide 가 형성되기 때문에 저항이 낮아집니다.
2. n+poly 자체가 undoped Si 보다 저항이 낮기 때문입니다.
@@DevicePhysics 감사합니다 교수님! undoped Si보다 n+Si의 저항이 낮은 이유는 얇은 schottky barrier를 통해 tunneling이 쉬워서 omic contact처럼 보여서일까요? 추가적으로 똑같은 Al/n+도핑인 세모 심볼과 다이아몬드 심볼중에서 어째서 poly가 더 저항이 낮은지 궁금합니다. grain boundary를 통해 Al의 diffusion이 잘 되서 Al/Si 합금을 더 만들기 쉬워서라고 생각해보았지만 낮은 온도에서도 저항이 낮아서 궁금합니다
1. 그냥 undoped 보다 n+ Si 이 저항이 낮기 때문입니다. schottky junction과는 상관 없습니다.
2. 이유에 대해서는 그래프가 나온 논문을 확인해 봤는데, 논문에서도 정확히 설명하지 못하고 있습니다. 다른 후속 연구 결과들을 찾아보아야 정확한 이유를 알 수 있을 것 같습니다.
교수님 유투브 하고 처음으로 댓글다네요. 현직 반도체 품질분야 종사자 입니다. 출퇴근 할때마다 버스에서 한챕터씩 보는데, 강의내용이 일하는데 도움이 많이 됩니다. 앞으로도 좋은 강의 많이 올려주세요.
좋은 말씀 감사합니다 박부장님.
교수님 영상 초반부분 단면도에서 ㅁ안에 X가 그려진건 무엇을 의미하는건가요?
그림에 적혀 있듯이 contact 영역이란 뜻입니다.
뉴로모픽 소자나 mram, pram 같은 차세대 소자에 대해서도 다루실 계획이 있으신지 알 수 있을까요??
항상 감사합니다!
영상을 만들려는 계획은 있는데 언제가 될지는 모르겠습니다.
교수님 혹시 광소자 내용 다루실 예정이신가요?
광소자는 제 분야가 아니라서 강의할 계획이 없습니다.
@@DevicePhysics 넵!
만약에 포토 공정 중 현상액이 남아 있어 도금에서 탄 pr 발생되면 전기신호 약해지고 저항 감소하는 문제만 발생할까요..?
질문이 무슨 뜻인지 이해되지 않습니다.
현상액이 남아(?) 있다는 것이 무슨 뜻이며, 도금(?) 은 무슨 용어이며, 탄 pr (?) 이 발생한다는게 무슨 말인가요?
@@DevicePhysics Ti,Cu (씨드&베리어 증착) > photo > Cu electroplating을 진행했는데, 전해도금 후 겉면에 탄 부분이 발견되었습니다..! 저는 이게 현상시간이 모잘라 날아갔어야 할 PR잔해가 있던걸로 분석하고 후에 줄 영향을 분석한걸 말한 겁니다..!
pr strip후에도 그 자리에 도금 안됐으니 전기신호 영향이랑 Etch할 때 step coverage 더 나빠지는 영향이 있겠다고 생각하면 될까요??
@@oinggg-u9m 표면에 드러난 것이 PR residue 인지는 확실히 확인을 한건가요? electroplating 자체는 제대로 되었는지는 확인을 해봐야 할 것 같은데요? 그리고 step coverage 는 또 무슨 이야기인지 모르겠습니다.
아무튼 공정 결과를 이렇게 글로만 봐서는 제가 파악할 수 있는 것은 없습니다.
@@DevicePhysics 그렇군요,,electroplating 자체는 제대로 됐습니다..! 잘된거랑 색깔 비교해봤을 때 비슷했거든요 PR residue라 판단한건 물에 흐르듯 희미한 자국으로 남아서 그렇게 판단했습니다..!