안녕하세요! 도셉터님 대학에서 지금 디지털 집적회로 공부중인데요! 학교 강의 노트를 보니 세번째 section이 Switch delay, Input Pattern Effects, Transistor Sizing, Elmore Delay 이고 두번째 섹션은, Combinational Logic, Complementary CMOS, Implementing a Function 다섯번째 섹션은, Fabrication, Layout, Packaging 인데 각각 섹션별로 도셉터님의 어떤 강의를 들어야 할까요?
![Felix "Unfair" | [Stray Kids : SKZ-PLAYER]](http://i.ytimg.com/vi/Oswujxm2Ag0/mqdefault.jpg)
16:05 에서 +가 올라와야 하는데 -가 올라갔어요!
좋은 강의 잘 들었습니다.
와,,,처음 배우는데 입문용으로 되게 좋은 것 같아요! 정말 감사합니다!!
이정도 내용을 처음 배우시는데 입문용처럼 느끼실정도면.. 실력이 출중하신거같은데
38:52
굿
어렵네요 ㅠ
영상감사합니다 😂
명강의네요.
1:03:04 혹시 이부분 다시 확인해주실 수 있나요? 반대같아서요 제가 잘못 이해했나 싶습니다!
맞아요 지금 이자료가
안녕하세요 유용한 강의 잘 들었습니다 혹시 4-2도 들을 수 있을까요?
강의설명 더보기 눌러보세요ㅎ
혹시 질문 하나만 해도될까요?
예를들어 F=A'(B'+C')라는 논리식을 CMOS transistor만을 최소로 사용해서 설계하라는데 여기서 A'=0 그리고 B'+C'=0이어야 되니까 이는 곧 A=1 B와C=1이 되므로 NMOS연결할때 B와C는 병렬로 연결하고 A의NMOS를 B와C랑 직렬로 연결하는게 아닌가요? 답을보니 B와C랑A의 NMOS는 병렬로 연결되어 있는거같아서 질문드립니다...
혹시 XOR에서 pull down에 A', B'으로 들어가는 입력을 A, B로 바꿔서 들어가게 설계할 수 있나요?? 그러려면 각각에 inverter를 달아야 할텐데 그러면 pull down에 결국 PMOS가 들어오게 되는 것 아닌가요?
몇분인가요?
1:03:03 표가 잘못되어있어요.. !
안녕하세요! 도셉터님 대학에서 지금 디지털 집적회로 공부중인데요! 학교 강의 노트를 보니 세번째 section이 Switch delay, Input Pattern Effects, Transistor Sizing, Elmore Delay 이고
두번째 섹션은, Combinational Logic, Complementary CMOS, Implementing a Function
다섯번째 섹션은, Fabrication, Layout, Packaging 인데 각각 섹션별로 도셉터님의 어떤 강의를 들어야 할까요?