교수님 안녕하세요 우선 좋은 강의 감사합니다. 10:41 에 나온 Id와 Vds의 그래프에서 Vgs가 커질수록 Id가 같은 비율(간격)로 커지고 있는데 저거는 short-channel일때 저런 그래프이고 long-channel에서는 Vgs가 커진다면 Id가 제곱형태로 커져야되므로 간격이 점점 넓어져야 하는거 아닌가요?
14:00 경에 나오는 Vt(V_SB)를 C_dep를 통해 구한 식의 경우 sqrt(V_SB)에 비례하는데 (그림 아래 식) 이는 앞서 구한 V_SB 에 linear한 경우(그래프의 linear 선)와 달라 보이는데, 둘은 서로 다른 level 에서 유도된 건가요? 궁금합니다.
댓글만으로 수식없이 자세히 설명하기는 어려운데, 결론만 말하자면 루트가 포함된 식은 Vsb에 따라 body 쪽의 depletion width (Wdmax) 가 변하는 상황이 고려된 수식입니다. 다시 말하면, body 의 도핑농도가 균일하고, Vsb 가 증가될수록 Wdmax 도 증가하는 상황에서의 수식입니다. 하지만 최신 MOSFET 인 경우에는 body 를 uniform 하게 도핑하지 않습니다. 채널 근처와 그 아래 body 쪽 도핑농도를 다르게 도핑합니다. 보통 채널 근처의 도핑농도가 body 쪽보다 낮은 농도로 도핑을 합니다. 따라서 Wdmax 가 Vsb 에 의해 거의 변하지 않습니다. 이럴 경우에는 수식을 유도해보면, Vt 는 Vsb 에 linear 한 관계를 가집니다. 이 linear 관계가 그래프로 표현된 것입니다. 자세하게 이해하길 원한다면, "Modern Semiconductor Devices for Integrated Circuits, Chenming Hu" 교재에 자세히 설명되어 있으니 참고 바랍니다.
항상 좋은 강의 감사합니다. 강의 중간에 이해가 되지 않는 부분이 있어 질문드립니다. 본 강의 15:26 에 나온 VT 식에 대해 중간에 -Qoxide/Cox 항이 들어가 있습니다. 교수님 설명으로는 학부때 배운 식이라고 하셔서 제가 교수님 강의 Vt에 관한 강의들 기초반도체소자 강의 4.4강 이나 5.4장 또 고급소자강의 1.1강의 mos cap리뷰 강의 등등 여러강의를 찾아 보았습니다만 모두 -Qoxide/Cox 항이 빠져있습니다. 그래서 바쁘시지 않으시다면 -Qoxide/Cox항이 어떻게 생긴항인지 정성적으로, 수학적 수식으로 알려주실수 있을까요?? 긴글 읽어주셔서 감사합니다.
지금 다시 보니 제가 설명을 안하고 배웠다고만 말했네요. 사실 oxide charge 에 대한 부분은 수식적으로는 자세히 다루지 않았었고, [고급소자물리|1.5] 강의 7분30초쯤에서 간략하게 정성적으로만 다루어 보았습니다. Qoxide 는 oxide 내에 존재하는 여러가지 요인들에 의해 발생하는 전하량을 뜻합니다. 다양한 원인들에 의해 (+) 또는 (-) 전하들이 oxide 내에 발생할 수 있고, 이것들이 V = Qoxide/Cox 만큼 potential 의 변화를 일으키기 때문에 Vt 에 영향을 미치게 됩니다. [고급소자물리|1.5] 강의에서도 설명하였듯이, 최신의 MOSFET 은 매우 얇은 두께의 oxide 를 가지고 있습니다. 따라서 Qoxide 의 대부분은, interface trap 에 trap 된 전자/홀 에 의해서 발생합니다. Qoxide 에 대한 분석이나 모델링은 상당히 오래전부터 연구되던 주제였기 때문에 보통 한 권의 교재로 따로 만들어질정도로 디테일하게는 내용이 많습니다. 간략하게 한번에 요약하기가 힘들어서 가볍게 정성적으로만 설명하고 넘어간 부분입니다. 시간이 되면 조금씩 분석방법에 대해 다루어볼까 계획중입니다.
이동도(mobility) 라는 것 자체가 E-field 에 의해 캐리어가 가속되는 상황에서 정의되는 값입니다. 그리고 전자가 가속하는 것을 방해하는 현상이 scattering 입니다. 드레인 영역은 저항이 매우 낮은 영역이기 때문에, voltage drop 도 없고, 따라서 마치 금속처럼 E-field 가 거의 존재하지 않게 됩니다. 즉 드레인 안에서는 전자가 가속하는 상황이 아니기 때문에 애초에 이동도를 고려해야하는 영역이 아니게 됩니다.
안녕하십니까? MOSFET을 제작하기 위해 n 혹은 p type 불순물을 Si 기판에 이온 주입공정을 이용하여 주입하는 것으로 알고 있습니다. 그런데, 전자가 하나 결핍된 이온이 실리콘 내에 주입되면 도판트로 작용하지 못 할것 같은데, 예를들어 As+ 이온이 주입되면 Si 원자와 공유결합 후 남는 전자가 없어 n type 반도체로 작용하지 못 하는 것 아닐 까하는 생각이 드는데..이 부분은 어떻게 이해해야 할까요?
교수님 강의 잘 들었습니다. 질문 드릴게 있는데요, 그래프에서 Vth가 Na(Body doping density) 증가 시 Exponential하게 증가하는 이유는 무엇인가요? Vth식을 보면, Vth는 Na의 제곱근에 비례한다고 나와있어서 식과 그래프가 서로 맞지 않습니다. 제가 놓치고 있는 부분이 있을까요?
![[고급소자물리 | long-channel MOSFET model | 2.2] #bulk-charge model #depletion width 의 변화 고려](http://i.ytimg.com/vi/Tv5WT7wRm_k/mqdefault.jpg)
![[고급소자물리 | long-channel MOSFET model | 2.2] #bulk-charge model #depletion width 의 변화 고려](/img/tr.png)
![[기초반도체공학|5.6] MOSFET : #비이상적효과 #단채널효과 #short-channel effect](http://i.ytimg.com/vi/tu8mfnnmRmk/mqdefault.jpg)
![[이슈픽] 국산 헬기 '수리온' 첫 수출 성사 …K-방산, 중동에서도 돌풍? / YTN](http://i.ytimg.com/vi/M2nZyUQR1AI/mqdefault.jpg)
![[기초반도체공정|5.1] #doping #diffusion #ion implantation #dose #projected range #channeling #RTA](/img/1.gif)
잘보고있습니다 감사합니다
교수님 안녕하세요 우선 좋은 강의 감사합니다. 10:41 에 나온 Id와 Vds의 그래프에서 Vgs가 커질수록 Id가 같은 비율(간격)로 커지고 있는데 저거는 short-channel일때 저런 그래프이고 long-channel에서는 Vgs가 커진다면 Id가 제곱형태로 커져야되므로 간격이 점점 넓어져야 하는거 아닌가요?
엇 그렇네요. short-channel device 의 그래프가 맞습니다.
@@DevicePhysics 빠른 답변 감사합니다!
14:00 경에 나오는 Vt(V_SB)를 C_dep를 통해 구한 식의 경우 sqrt(V_SB)에 비례하는데 (그림 아래 식) 이는 앞서 구한 V_SB 에 linear한 경우(그래프의 linear 선)와 달라 보이는데, 둘은 서로 다른 level 에서 유도된 건가요? 궁금합니다.
댓글만으로 수식없이 자세히 설명하기는 어려운데, 결론만 말하자면 루트가 포함된 식은 Vsb에 따라 body 쪽의 depletion width (Wdmax) 가 변하는 상황이 고려된 수식입니다. 다시 말하면, body 의 도핑농도가 균일하고, Vsb 가 증가될수록 Wdmax 도 증가하는 상황에서의 수식입니다.
하지만 최신 MOSFET 인 경우에는 body 를 uniform 하게 도핑하지 않습니다. 채널 근처와 그 아래 body 쪽 도핑농도를 다르게 도핑합니다.
보통 채널 근처의 도핑농도가 body 쪽보다 낮은 농도로 도핑을 합니다. 따라서 Wdmax 가 Vsb 에 의해 거의 변하지 않습니다.
이럴 경우에는 수식을 유도해보면, Vt 는 Vsb 에 linear 한 관계를 가집니다. 이 linear 관계가 그래프로 표현된 것입니다.
자세하게 이해하길 원한다면, "Modern Semiconductor Devices for Integrated Circuits, Chenming Hu" 교재에 자세히 설명되어 있으니 참고 바랍니다.
교수님 강의 잘들었습니다
질문이 있습니다. Body를 deep하게 했을경우 source drain의 depletion도 같이 커질건데
이로인한 punch through 현상은 생기지 않나요? 항상 감사합니다.
body를 deep(?)하게 한다는게 무슨 의미인가요?
@@DevicePhysics 아 제 의도는 nmos의 경우 negative bias로 -3, -4v... 이런식으로 more nega로 걸 경우를 문의 드립니다. 또 충분히 short ch. 일 경우일때요.
수평한 방향으로 depletion region 이 늘어나는것이 아니라서 punch through 를 유발하지는 않을것 같습니다.
항상 좋은 강의 감사합니다.
강의 중간에 이해가 되지 않는 부분이 있어 질문드립니다.
본 강의 15:26 에 나온 VT 식에 대해
중간에 -Qoxide/Cox 항이 들어가 있습니다.
교수님 설명으로는 학부때 배운 식이라고 하셔서
제가 교수님 강의 Vt에 관한 강의들
기초반도체소자 강의 4.4강 이나 5.4장
또 고급소자강의 1.1강의 mos cap리뷰 강의 등등 여러강의를 찾아 보았습니다만
모두 -Qoxide/Cox 항이 빠져있습니다.
그래서 바쁘시지 않으시다면
-Qoxide/Cox항이 어떻게 생긴항인지
정성적으로, 수학적 수식으로 알려주실수 있을까요??
긴글 읽어주셔서 감사합니다.
지금 다시 보니 제가 설명을 안하고 배웠다고만 말했네요.
사실 oxide charge 에 대한 부분은 수식적으로는 자세히 다루지 않았었고, [고급소자물리|1.5] 강의 7분30초쯤에서 간략하게 정성적으로만 다루어 보았습니다.
Qoxide 는 oxide 내에 존재하는 여러가지 요인들에 의해 발생하는 전하량을 뜻합니다.
다양한 원인들에 의해 (+) 또는 (-) 전하들이 oxide 내에 발생할 수 있고, 이것들이 V = Qoxide/Cox 만큼 potential 의 변화를 일으키기 때문에 Vt 에 영향을 미치게 됩니다.
[고급소자물리|1.5] 강의에서도 설명하였듯이, 최신의 MOSFET 은 매우 얇은 두께의 oxide 를 가지고 있습니다.
따라서 Qoxide 의 대부분은, interface trap 에 trap 된 전자/홀 에 의해서 발생합니다.
Qoxide 에 대한 분석이나 모델링은 상당히 오래전부터 연구되던 주제였기 때문에 보통 한 권의 교재로 따로 만들어질정도로 디테일하게는 내용이 많습니다.
간략하게 한번에 요약하기가 힘들어서 가볍게 정성적으로만 설명하고 넘어간 부분입니다.
시간이 되면 조금씩 분석방법에 대해 다루어볼까 계획중입니다.
도핑이 많이 될수록 충돌(scattering)에 의한 이동도 저하가 발생되는데, .저저항 특성을 위해 소스와 드레인은 고농도 도핑을 하는것으로 아는데, 이때는 이동도 감소 문제는 없나요?
이동도(mobility) 라는 것 자체가 E-field 에 의해 캐리어가 가속되는 상황에서 정의되는 값입니다. 그리고 전자가 가속하는 것을 방해하는 현상이 scattering 입니다.
드레인 영역은 저항이 매우 낮은 영역이기 때문에, voltage drop 도 없고, 따라서 마치 금속처럼 E-field 가 거의 존재하지 않게 됩니다. 즉 드레인 안에서는 전자가 가속하는 상황이 아니기 때문에 애초에 이동도를 고려해야하는 영역이 아니게 됩니다.
안녕하십니까? MOSFET을 제작하기 위해 n 혹은 p type 불순물을 Si 기판에 이온 주입공정을 이용하여 주입하는 것으로 알고 있습니다. 그런데, 전자가 하나 결핍된 이온이 실리콘 내에 주입되면 도판트로 작용하지 못 할것 같은데, 예를들어 As+ 이온이 주입되면 Si 원자와 공유결합 후 남는 전자가 없어 n type 반도체로 작용하지 못 하는 것 아닐 까하는 생각이 드는데..이 부분은 어떻게 이해해야 할까요?
이 질문은 댓글로 간단히 답변하기 어렵습니다. 이온주입공정에 대해 자세히 기술된 교재나 자료들을 공부해야 합니다.
교수님 강의 잘 들었습니다. 질문 드릴게 있는데요, 그래프에서 Vth가 Na(Body doping density) 증가 시 Exponential하게 증가하는 이유는 무엇인가요? Vth식을 보면, Vth는 Na의 제곱근에 비례한다고 나와있어서 식과 그래프가 서로 맞지 않습니다. 제가 놓치고 있는 부분이 있을까요?
phi_fp 항이 Na 에 대한 함수이기 때문에, Vth 가 단순히 Na 의 제곱근에 비례하지 않습니다.