안녕하세요 김성호 교수님, 15:35 부분에서 N2 노드의 charge가 BL bar 쪽으로 빠져나간다고 하는데 PD2가 turn on되어있어서 그 쪽으로도 빠져나가는 건데, 그냥 gnd로 어차피 묶이니까 그라운드로 빠져나간다고 되어 있는걸가요?(2nd phase 부분 설명하는 내용) 그리고 1st phase 부분에서 Designed not to change values to ensure correct read operation이라고 설명하는 내용이 PG1과 PD1이 turn on되어 있는 상황이라고 하면 N1 node의 0상태가 증가해야할 것 같은데, 특정 회로 동작을 통해 write 시 저 N1 노드의 charge값이 변하지 않도록 설계했다는 의미일까요?
교수님 좋은 강의 정말 감사합니다. 제가 한참 부족한지라 read과정에서 질문이 생겼는데 N1 노드의 1을 read하는 과정에서는 BL이 0으로, BL_bar는 1로 precharge되게 되는건가요? 그렇지 않다면 혹시 어떻게 1이 저장된 노드에서 read currunt가 흐를 수 있게 되는지 궁금합니다.
1. 강의에서 설명했듯이 bit line 은 전부 1로 precharge 합니다. 2. 꼭 read current 가 흘러야 되는것이 아니라, bit line 끝에 연결된 sense amplifier 가 흘러나오는 read current 의 양을 감지해서, 0 인지 1인지 구분하는 것입니다.
@@hjs9671 sense amplifier 는 전류를 감지하는 회로 입니다. 그리고 어떠한 기준값이 정해져 있습니다. 따라서 (read current > 기준값)을 만족하면 0 으로 read 하고, (read current < 기준값)이면 1로 read 하게 됩니다. BL 의 potential 을 감지하는 것은 아닙니다.
교수님 안녕하세요, 궁금한 점이 하나 있어 질문드립니다 학부과정에서 MOSFET에 대해 배울때, PMOS는 S->D으로 NMOS는 D->S로 전류가 흐른다고 배웠습니다 근데 PASS GATE의 경우 NMOS인데 어떻게 Read할 때와 Write할 때, 전류의 방향이 반대일 수 있나요? WL이 High가 되면 PASS GATE가 Turn on되는데, 이 때 전위가 더 높은쪽이 Drain으로, 낮은 쪽이 Source로 동작하게 된다고 보면 될까요? 예를들어 오른쪽 Pass Gate(PG2)에서 1 Read 동작시 BL_b와 연결된 쪽이 drain으로, 1 Write 시 BL_b와 연결된 쪽이 Source로 동작하는건가요?
MOSFET 은 drain 과 source 의 위치가 정해져 있는 것이 아닙니다. 구조를 보면 알 수 있듯이, MOSFET 은 대칭적인 구조를 가지고 있습니다. 따라서 특별히 어느쪽이 drain 이어야 할 이유가 없습니다. NMOS 를 기준으로, potential 이 상대적으로 높은쪽을 drain 이라 부르는 것이고, 상대적으로 낮은쪽이 source 가 되는 것입니다. 즉 어느쪽이 drain 인지 source 인지는, 전압 상황에 따라 결정되는 것이지, 처음에 만들 때부터 고정되는 것이 아닙니다.
안녕하세요 교수님, 강의 내용 중 질문이 있어 댓글을 남깁니다. SRAM Read Fail 설명 부분에서 베타 개념을 설명하시며 N1 node의 값은 증가하고, N2 node의 값이 감소해 N1 node Voltage>V_DD/2 가 됐을 때 Read Fail이 일어난다 이해했습니다. 이 과정에서 N1 node Voltage가 BL에 의해 증가하는 것은 이해했습니다만, PD1의 Gate Voltage로 적용되는 N2 node Voltage는 왜 Read 과정에서 값이 Drop되는 현상이 나타나는지 여쭤봅니다.
N1, N2 구조가 완전 대칭이고 어떤 기준이 없으면, 00, 11은 존재할 수가 없는 상태에서 01, 10 은 구별이 안되는 사실상 같은 상태여서 아무런 정보를 주지 못할 것 같은데요. N1 상태만 읽겠다 (또는 N2 상태만 읽겠다) 뭐 이런식의 약속이 있는것인지, 약속이 있다면 그 내용은 어디에 포함이 되어 있는지 궁금합니다
안녕하세요 교수님 항상 좋은 강의 감사드립니다. WL 동작에서 BL 값이 1로 처음부터 끝까지 유지 된다고 설명해주셨는데, 초기에 워드라인을 'on' 시키면 Read 동작과 같이 좌측 부분 PG1에서 유입되는 전하는 PD1을 통해 접지로 이동하므로 BL의 전하가 High(1)에서 Low(0)쪽으로 잠시나마 감소해야하지 않나요?!
![[메모리반도체소자|2.2] #SRAM #static noise margin #SNM](http://i.ytimg.com/vi/W1hKf0UUWsw/mqdefault.jpg)
![[메모리반도체소자|2.2] #SRAM #static noise margin #SNM](/img/tr.png)
![[메모리반도체소자|1.1] #memory chip structure #memory cell array #word line #bit line #sense amplifier](http://i.ytimg.com/vi/cxpcemv1xvo/mqdefault.jpg)
!['컴퓨터'의 구조는 어떻게 되어있을까? CPU와 메모리! [안될과학 - 랩미팅 15화]](/img/1.gif)
강의 이해가 너무 잘되요.감사합니다
안녕하세요 김성호 교수님, 15:35 부분에서 N2 노드의 charge가 BL bar 쪽으로 빠져나간다고 하는데 PD2가 turn on되어있어서 그 쪽으로도 빠져나가는 건데, 그냥 gnd로 어차피 묶이니까 그라운드로 빠져나간다고 되어 있는걸가요?(2nd phase 부분 설명하는 내용) 그리고 1st phase 부분에서 Designed not to change values to ensure correct read operation이라고 설명하는 내용이 PG1과 PD1이 turn on되어 있는 상황이라고 하면 N1 node의 0상태가 증가해야할 것 같은데, 특정 회로 동작을 통해 write 시 저 N1 노드의 charge값이 변하지 않도록 설계했다는 의미일까요?
1. 아닙니다. PG2를 통해 빠져나갑니다. 노드 전압의 변화에 따른 트랜지스터의 on/off 순서를 다시 생각해 보세요.
2. 이전 슬라이드에서 설명한대로 read에 문제가 발생하지 않도록 PG1과 PD1의 사이즈가 설계되어 있다는 뜻입니다.
답변 감사합니다 교수님, 말씀해주신 내용 다시 한 번 확인해보겠습니다!
항상 좋은 강의 감사드립니다.
안녕하세요 교수님 현업 메모리 반도체인 입니다 너무 도움 되는 자료감사합니다 ㅜㅜ
교수님 좋은 강의 정말 감사합니다. 제가 한참 부족한지라 read과정에서 질문이 생겼는데 N1 노드의 1을 read하는 과정에서는 BL이 0으로, BL_bar는 1로 precharge되게 되는건가요? 그렇지 않다면 혹시 어떻게 1이 저장된 노드에서 read currunt가 흐를 수 있게 되는지 궁금합니다.
1. 강의에서 설명했듯이 bit line 은 전부 1로 precharge 합니다.
2. 꼭 read current 가 흘러야 되는것이 아니라, bit line 끝에 연결된 sense amplifier 가 흘러나오는 read current 의 양을 감지해서, 0 인지 1인지 구분하는 것입니다.
@@DevicePhysics 아하 감사합니다. 그렇다면 BL에 흐르는 read current를 감지해서 전류가 존재한다면 0으로 read하고, BL이 1로 유지된다면 Q에는 1이 저장되어있다고 read하게 되는 것인가요?
@@hjs9671 sense amplifier 는 전류를 감지하는 회로 입니다. 그리고 어떠한 기준값이 정해져 있습니다.
따라서 (read current > 기준값)을 만족하면 0 으로 read 하고, (read current < 기준값)이면 1로 read 하게 됩니다. BL 의 potential 을 감지하는 것은 아닙니다.
@@DevicePhysics 매우 상세한 설명 감사합니다 교수님. 많은 도움이 되었습니다🥹
교수님 안녕하세요, 궁금한 점이 하나 있어 질문드립니다
학부과정에서 MOSFET에 대해 배울때, PMOS는 S->D으로 NMOS는 D->S로 전류가 흐른다고 배웠습니다 근데 PASS GATE의 경우 NMOS인데 어떻게 Read할 때와 Write할 때, 전류의 방향이 반대일 수 있나요? WL이 High가 되면 PASS GATE가 Turn on되는데, 이 때 전위가 더 높은쪽이 Drain으로, 낮은 쪽이 Source로 동작하게 된다고 보면 될까요? 예를들어 오른쪽 Pass Gate(PG2)에서 1 Read 동작시 BL_b와 연결된 쪽이 drain으로, 1 Write 시 BL_b와 연결된 쪽이 Source로 동작하는건가요?
MOSFET 은 drain 과 source 의 위치가 정해져 있는 것이 아닙니다. 구조를 보면 알 수 있듯이, MOSFET 은 대칭적인 구조를 가지고 있습니다. 따라서 특별히 어느쪽이 drain 이어야 할 이유가 없습니다.
NMOS 를 기준으로, potential 이 상대적으로 높은쪽을 drain 이라 부르는 것이고, 상대적으로 낮은쪽이 source 가 되는 것입니다. 즉 어느쪽이 drain 인지 source 인지는, 전압 상황에 따라 결정되는 것이지, 처음에 만들 때부터 고정되는 것이 아닙니다.
@@DevicePhysics 정말 감사합니다
안녕하세요 교수님, 강의 내용 중 질문이 있어 댓글을 남깁니다. SRAM Read Fail 설명 부분에서 베타 개념을 설명하시며 N1 node의 값은 증가하고, N2 node의 값이 감소해 N1 node Voltage>V_DD/2 가 됐을 때 Read Fail이 일어난다 이해했습니다.
이 과정에서 N1 node Voltage가 BL에 의해 증가하는 것은 이해했습니다만, PD1의 Gate Voltage로 적용되는 N2 node Voltage는 왜 Read 과정에서 값이 Drop되는 현상이 나타나는지 여쭤봅니다.
N1전압이 살짝 증가하면, PU2가 살짝 꺼지면서 PD2는 살짝 켜집니다. 따라서 N2전압이 떨어집니다.
@@DevicePhysics 이해했습니다. 항상 감사드립니다.
N1, N2 구조가 완전 대칭이고 어떤 기준이 없으면, 00, 11은 존재할 수가 없는 상태에서 01, 10 은 구별이 안되는 사실상 같은 상태여서 아무런 정보를 주지 못할 것 같은데요. N1 상태만 읽겠다 (또는 N2 상태만 읽겠다) 뭐 이런식의 약속이 있는것인지, 약속이 있다면 그 내용은 어디에 포함이 되어 있는지 궁금합니다
강의를 다시 이해해보길 바랍니다. read 동작시, BL 과 BL_bar 의 전압 차이를 sensing 하게 됩니다.
안녕하세요 교수님. 다름이 아니라 기초반도체공학 중 이종집적을 복습하던중 교수님께서 학부과정이 아니라고 간단하게 넘어가셨는데 제가 이 분야에 관심이 있어서 그런데 혹시 학부생이 혼자 공부하기에 좋은 이종집적 반도체 소자관련 원서 및 책을 추천해주실 수 있을까요?
화합물반도체를 이용한 소자들이 대부분 이종접합을 활용합니다. 그러니 화합물반도체소자 관련 교재들을 찾아보면 됩니다. 다만 제 분야가 아니라서 적당한 교재는 저도 잘 모르겠습니다.
@@DevicePhysics 네 감사합니다.
안녕하세요 교수님! 강의 잘들었습니다. read write fail 동작에 대해 궁금한점이 있는데,
SRAM설계 시, 저항을 PD < PG < PU 로 설계해야 한다. 가 맞을까요 ?
강의자료에 나와있듯이 보통 PD
좋은 강의 감사드립니다 교수님. 듣던 중 궁금한 점이 생겨 댓글남깁니다. Read Fail을 방지하기 위해서 PG1>PD1의 저항값을 갖도록 Beta ratio가 클수록 좋다고 하셨는데, 산업에서 이 값을 2정도로 설정하는 이유가 무엇인지 궁금합니다.
그냥 예시 정도로 이해하면 좋습니다. technology node에 따라 어떤 beta ratio가 최적의 값인지 계속 연구되면서 바뀌는 값입니다.
@@DevicePhysics 감사합니다 교수님!
Please Add English subtitles
안녕하세요 교수님 항상 좋은 강의 감사드립니다. WL 동작에서 BL 값이 1로 처음부터 끝까지 유지 된다고 설명해주셨는데, 초기에 워드라인을 'on' 시키면 Read 동작과 같이 좌측 부분 PG1에서 유입되는 전하는 PD1을 통해 접지로 이동하므로 BL의 전하가 High(1)에서 Low(0)쪽으로 잠시나마 감소해야하지 않나요?!
write 동작을 물어보는 것인가요?
@@DevicePhysics 넵 그렇습니다!
BL은 VDD에 연결되니 potential이 고정됩니다. read 동작에서 precharge 시키는 상황과 다릅니다.
@@DevicePhysics 넵 감사합니다!
교수님 혹시 이후 강의에 single poly eeprom 이나 eprom, otp 등에 대해서도 다룰까요?!
다루지 않습니다. 나중에 배울 Flash 을 이해하고 나면, EEPROM 은 더 단순한 형태이기 때문에 그냥 이해가 가능합니다.
현업에서 보통 single poly eeprom으로 pmos를 사용하는데 floating gate에 전자가 charging이 되는지 동작원리가 궁금해서요~ Flash 공부를 했는데도 현업에 적용하다보니 헷갈리는 부분이 있어서요ㅠㅠ