Размер видео: 1280 X 720853 X 480640 X 360
Показать панель управления
Автовоспроизведение
Автоповтор
網上很少有這種專業又淺顯易懂的科技介紹，感謝曲博!!
謝謝你支持！
我是完全不懂這些的大叔,我居然看到你的影片,停下來看了,居然讓我看的津津有味,厲害
謝謝支持～
曲博，謝謝你的講解，不過有些用詞可以做些修正。 不管是封膠還是Underfill材料都應該稱之為"工程型塑膠"以區別一般人們用的塑膠。 這類工程型塑膠也不是強力膠，強力黏合只是其中一項功能。這類工程塑膠其實學問之大超出一般人的理解，尤其是Underfull材料。 第一代Underfill膠才出來時的價格比等重的黃金還貴，這可能超出一人的認知。 這類膠材必須具備下列能力，才能符合封裝的各項複雜要求。這裏面包括增加抵抗應力及幫助導熱的添加物外，物理性包括搖變變化，熱膨脹係數，楊式係數，curing溫度曲線，流動性，聚合反應程度，阻抗係數，應力抵抗能力等等，以及對環境變化的過敏性把持，抗濕氣，抗高溫(後焊錫過程)，抗震動，抗腐蝕，有的甚至要通過所有mil-std-810或是過飽和高溫蒸氣壓老化加速環測要求。 這是一門工程上的藝術總合品，因為有許多互相牽制的因素要做trade-off選擇，過去常讓材料工程師頭皮發麻，所以他不是一個大家想像中的簡單所謂的"塑膠"。
講的非常非常清楚，感謝精彩講解
真的是很會講 淺顯易懂 👍
什麼嘛...看積體電路原理比a片還有趣>
真的嗎，你是處男
陶瓷封裝時其實說陶瓷的散熱性不錯其實並不洽當，因為陶瓷種類多，從絕熱陶瓷到高導熱陶瓷都有，例如氧化鋯導熱率在1.8 ~ 3 W/mk，而氮化鋁導熱率在180 ~ 230 W/mk，而且封裝材料選擇還和熱膨脹係數有關係，這數值與晶圓相差太大，則在高溫時會造成晶圓表面剪應力過大，造成晶片彎曲甚至結構被破壞，因此有時又要挑適當熱膨脹係數的陶瓷，所以散熱不是挑選陶瓷材料的唯一條件而是條件之一，而且陶瓷還有一優點，就是陶瓷表面還可做一些結構或改質，例如鑽石鍍膜等，這是其他材質較難做到的，當然其他材料也各有優缺點，完全依最終產品需求來選擇封裝材料。
謝謝你的資訊，寫得很好耶！我們以後要邀請專家來專訪，有沒有興趣？
@@Ansforce我的專長是雷射二級體的封測包含散熱；對半導體雷射而言散熱非常重要，所以相關研究比矽晶圓為主的散熱要更注重，或者說現在高功率半導體包含碳化矽、砷化鎵等的散熱技術都是在半導體雷射上已經很成熟而轉用過去的技術；本人已退休，目前並不是在業界第一線，但如貴節目有相關專題，包含半導體雷射的一些應用等，可以提供一些相關專業知識給有興趣人士參考。
好像有點晚了 但希望曲博有機會的話能說明一般封測廠與台積電之間的競合關係 比如台積電等晶圓製造廠做封測會不會影響到現有封測廠的市佔率 日月光在全球代工鏈的定位等等
先進封裝還是要由台積電來做，傳統的封裝廠雖然也會發展先進封裝，但是技術還不到位。
RUclips上有些國外在做貴金屬回收的頻道，有試過溶掉晶片封裝以回收IC晶片與外部電路銜接的「打線(金絲)」，是個極高汙染的化學過程，而且從一般IC晶片中提取出來的金絲重量極少，論相同重點的回收願料中還不如回收sim卡或其他電子件提煉金手指回收出來的黃金來得多。
6'33'' FT就是封裝後的測試.這邊有點重複到. 另外書上講probe test可講CP
不知為何，將1:38網址輸入CHROME後，真的跑去 彩虹網頁了。。。
通常越困難的封裝技術工作環境也越危險..有些封裝工作現場..甚至要準備解毒劑(就是插心臟打解毒劑那種)以防萬一
晶圓廠裡本來就有許多化學藥品，是有危險的沒錯。
絕地任務
想請問 chiplet 是趨勢，那soc 就會慢慢的不是主流嗎謝謝
謝謝分享！
老师讲的很详细，让我这种小白都能看懂了。谢谢！
講解的超清楚，厲害👍🏻
謝謝
果然是電機本科系曲博 真是聽得津津有味
為什麼我也跑進來看了呢？自己也不知道，不過竟然看完，還訂閱了！增加知識了！
3年前的影片，驗證了現在的狀況
謝謝博士分享!!! 內容知識含量高又不會感到無趣! 謝謝分享!
好棒的文章，曲博，我開始做後段封裝了！
很清楚，很好懂
确实深入浅出，讲得很棒
謝謝你！
簡單明瞭
不好意思請問老師，覆晶封裝可以在講解更細一點嗎。
其實可以把要用的圖，子母畫面在右下角或右上角畫面滑上滑下其實會讓人很暈有子母畫面的圖，可以讓人更專心的看著圖片聽你的解說
字幕可以用CC字幕，演算法可能有更多資訊帶需要的人來這裡，阿滴有交
@@highyo0929 我沒提到字幕
感谢, 看懂了
我是覺得 "科學家" 應該改成 "工程師" 比較符合字彙的意思
現在已經很難界定兩者之間的差異了
你好 請問bumping process長的凸塊是對應1:37晶片上的綠色正方形嗎 謝謝因為上網估狗後還是不懂bumping的用途是什麼
打線封裝那個綠色的是黏著墊(Pad)不是凸塊(Bump)，覆晶封裝要把晶片倒過來貼在導線載板或矽中介板上，總是要有個凸出來的地方才能接合吧？所以才需要凸塊(Bump)，10:30的紅色那個才是凸塊。
和我40年前的工作經驗完全顛覆,請問2.5D和3D封裝出來的產品應該已經不是單一薄膜晶片(VLSI)那又該稱為什麼,真的盼望您的介紹.
這種先進封裝出來的是多個晶片堆疊，包裝成一個積體電路，可以參考這個影片：台積電稱霸關鍵 3D封裝：晶圓堆疊技術！ ruclips.net/video/9ATiNkXZJXg/видео.html3D立體堆疊封裝台積電穩坐霸主關鍵先進封裝解析！ ruclips.net/video/XJBqAwUsOnc/видео.html
太棒的教學！👍👍
謝謝你的支持！
请问一个问题，在硅片中二氧化硅绝缘层能做到多薄？ 能到5nm厚吗？谢谢！
理論上當然可以做到5奈米，只是會有量子穿隧效應，所以實務上會改用其他材料。
@@Ansforce thanks
@@Ansforce 谢谢你的回复！还有一个问题请教一下。当栅极的尺越来越小时，像到了5nm,3nm这种工艺时，是不是它的量子穿隧效應也非常明显？漏电是不是也会明显增大？谢谢！
以前增密 之後加厚 散熱 磁擾 設計核心
請教一下曲博 近來聽到所謂”90nm封裝光刻機（顯影機）”這應該不是晶片製造的顯影機吧！？應該是用在封裝才對 如果用在封裝 為什麼還會有90nm 40nm 28nm之分？謝謝🙏
你指的是這個新聞嗎？基本上晶圓製造和先進封裝都需要光刻機，先進封裝需要在矽中介板和導線載板上做出微米級的小線路，也是要用光刻機，這個新聞的意思是上海微電子可以製做出微米級的先進封裝光刻機，也可以做出90奈米的晶圓製造成熟製程光刻機。看這一句：SSX600系列用於IC上游製造，最先進可以用於90nm晶片的製造，這個是晶圓製造成熟製程用的，而SSX500系列則用於IC下游製造，即先進封裝。money.udn.com/money/story/5604/6083550?from=edn_related_storybottom
@@Ansforce 換句話說 它也可以是兩用機型嗎？
您好 我是中山大學 先進半導體封測研究所的學生想請問封測專業比較建議修習下列哪些課程(至少3堂)應用力學與材料力學 材料科學高分子材料微波電路與系統微機電元件與技術專題 智慧製造與控制實務系統層級靜電與電磁干擾謝謝您!
這三堂應該優先：應用力學與材料力學 材料科學高分子材料
你原本大學讀什麼科系？
@@Ansforce 電機
@@Ansforce 感謝!
可惡看到彩虹就進來了
谷阿莫粉丝？😂😂😂
FINFET 好像也属于CMOS吧？
赞 佛心来的。 学习了
各位有沒有想過一個問題喔 就是如果我在wafer的edge418上面塞滿了dust411 再去切割...你會發現...竟然都不會壞片耶!!!!太神奇了傑克
下次可以放下一部的連結嗎
請問這份詳解半導體的製造流程的word 內容，可以分享嗎?
可以參考這本書：www.opentech.com.tw/search/bookinfo.asp?isbn=9789572191859
看了，节目做的真好
請問曲博是否知道, APPLE SILICON M1 , 是哪家廠商封裝的呢？
應該是台積電的先進封裝，那個左邊的處理器應該是用InFO封裝，右邊的記憶體應該是用InFO_oS，意思是InFO on substrate，這裡的Substrate是指導線載板，這樣的技術應該是台積電先進製程後進行的先進封裝，不過這個是我看iFixit拆解的圖片猜的，因為它沒有把左邊的處理器再切開來看。zh.ifixit.com/News/46884/m1-macbook-teardowns-something-old-something-new
好棒的頻道
謝謝！
謝謝您的支持！
曲博！曲博！曲博！
請問 FPGA 的封測也和 ASIC 一樣嗎？寫入 VHDL 是在晶圓階段還是封裝完？客戶會取回封測完的通用 IC 再寫入 VHDL 嗎？
請問 FPGA 封裝和測試與處理器大同小異，寫入VHDL當然是在封裝完賣給客戶之後。
@@Ansforce 非常感謝！還有不懂的是，要將 FPGA 做 Configure 需要一個 Flash （看 Yutube 的），這 flash 是在晶圓廠和 FPGA 封在一起嗎？問題外行請勿介意。
@@stanleyhuang530 FPGA通常會內建Flash，有可能是SiP封裝在一起的。
@@stanleyhuang530 需要Flash，但是FPGA和Flash有可能是只是封裝在一起(SiP)，也有可能是做在同一個晶片上(SoC)，可能和它的記憶體大小有關。
今天才剛面完台積的先進封裝廠電鍍設備工程師，要是能早點看到這部影片就好😫
加油，有錄取了嗎？等你的好消息。
希望曲博有機會能介紹扇形晶圓級封裝技術以及門檻，整片wafer封裝是晶圓廠的優勢，warpage控制取決於材料還是參數設定?感謝
晶圓級封裝過程中遇到最大的困難點是大面積薄型化封裝後的翹曲(Warpage)，翹曲的原因主要是材料，等別是扇出型封裝的扇出區沒有強度夠硬的材料來支撐。
你好，所謂晶圓薄化後因為warpage 而產生後續封裝製程的困難，這種的封裝目前是存在於3D TSV的封裝為前提。以Fan in/ Fan out 的晶圓級封裝（WLCSP）來說，要求的wafer 厚度需求以12吋晶圓來說，最薄還在150-180um, 而目前一線封裝廠均使用的in-line (貼研磨膠>研磨>貼切割膠帶wafer mount >去研磨膠帶>直至切割後去研磨膠帶）可以支援這種程度厚度的handling, 而8吋wafer 的fan in/ out WLCSP 厚度需求也在80um-150um. 因此wafer 薄化的warpage handling issue 是指在矽穿孔tsv要求的極薄狀態下所遇到的，並非所有「高階封裝（FSCSP, WLCSP fan in/out）」所需求的.
講的超棒！
若未來晶圓廠自己兼差做，封裝測試大廠會不會倒閉??
不會啦！ 普通的晶體也是一大堆在後面排隊 。 ⊙_⊙
@曲建仲 淺顯易懂
很棒
為什麼現在podcast都不更新了
曲博好，是否可以介紹Panel form的晶圓封裝技術（台積是wafer form),謝謝！
所謂面板級封裝(PLP：Panel level package)是指將晶片切好之後再用強力膠黏到一個玻璃板上，這個玻璃板就叫面板(Panel)，扇出型封裝就是一種PLP，可以參考這個文章：www.ansforce.com/post/S1-p632
四年前的人真有眼光
矽晶圓超越極限後，會改用鑽石晶圓嗎？ ⊙_⊙
哇，傻白甜的女生長知識了，謝謝大大！那封裝公司又有哪些呢？照你這麼說美國投資晶片廠，但是很難做到台積的封測技術對嗎？
先進封裝目前都是晶圓廠自己做，英特爾的先進封裝其實並沒有落後台積電唷！
曲博👍👍👍
被 「彩虹頻道」騙進來的 ! 這頻道有夠成人的 , 聽了一直想爬上床 💤😵💫
哈哈哈！
猛
简单明了
但asus的螢幕可以用就是了
先進封裝的毛利率是多少。
先進封裝的毛利比先進製程低，印象中大約30~40%。
@@Ansforce 目前就是晶圓代工廠 台積 聯電它們在做而已嗎?
封裝就是裝瘋，做到會發瘋
2.5D 的 卡通圖跟我認知的有點差異..這是台積的架構嗎@@
那是2.5D封裝的interposer架構
當年台積電發展封裝還被日月光跟矽品嗆，結果現在很多手機SOC的單都吃不到…
現在還是吃很多啦，畢竟高階晶片的需求還沒有到那麼高那未來手機全部都是新技術封裝也就是台積全拿也有可能，所以日月光要併矽品也是這個原因吧
我認為 台積電 發展高階封裝 是來綁 高階晶圓製造生意的.除了封裝外.台積電的測試機台數.非常可觀
當年台積電差不多是 90nm 時候。因為 IC良率跟封裝廠吵個沒完，張忠謀知道這樣不是辦法，晶圓技術領先封裝，不可能靠封裝廠解決問題。後來調了梁孟松處長成立獨立部門來解決並發展新封裝技術。沒想到梁卻認為被邊緣化⋯。然後台積電產出半導體最值錢的叛將！現在這個封裝部門已立下大功，部門主管已經是副總職位。
cheng wayne 你的推測正是foundry 廠對客戶高階晶片的接單順序而設立的主因。
是不是有 光學封裝 ？
當然有呀！一般的雷射元件或積體光學(OEIC)也都需要封裝，關於積體光學(OEIC)可以參考這個文章：www.ansforce.com/post/S1-p1464
👍
別用asus85了吧asus=125+924+228+629+508+210+1220+1117+717+906+128+1202+420+816+520+728+1023+1008+311+101+1110+119+607+331
裝箱笑死
台積有做封裝?哪廠?12?15?18?
龍潭廠區就是台積電的封裝廠，主要做邏輯IC封裝
龍潭啊 把高通大樓那棟買去。但是良率很差 問題很多
台積官網有介紹(網頁最下方)目前有4座封測廠，每座廠都有封裝+測試www.tsmc.com/chinese/contact_us.htm#TSMC_fabs
塑(ㄙㄨˋ)膠才對...唸錯了
趙傑克 請問雞蛋裡挑骨頭有意思嗎？
Lifestyle 我認為糾正讀音也是重要的，雖然說也許別人知道意思，但是若有專業相關的字詞還是混淆有可能混淆
請問下「台塑」大家都怎麼唸？
網上很少有這種專業又淺顯易懂的科技介紹，感謝曲博!!
謝謝你支持！
我是完全不懂這些的大叔,我居然看到你的影片,停下來看了,居然讓我看的津津有味,厲害
謝謝支持～
曲博，謝謝你的講解，不過有些用詞可以做些修正。 不管是封膠還是Underfill材料都應該稱之為"工程型塑膠"以區別一般人們用的塑膠。 這類工程型塑膠也不是強力膠，強力黏合只是其中一項功能。這類工程塑膠其實學問之大超出一般人的理解，尤其是Underfull材料。 第一代Underfill膠才出來時的價格比等重的黃金還貴，這可能超出一人的認知。 這類膠材必須具備下列能力，才能符合封裝的各項複雜要求。這裏面包括增加抵抗應力及幫助導熱的添加物外，物理性包括搖變變化，熱膨脹係數，楊式係數，curing溫度曲線，流動性，聚合反應程度，阻抗係數，應力抵抗能力等等，以及對環境變化的過敏性把持，抗濕氣，抗高溫(後焊錫過程)，抗震動，抗腐蝕，有的甚至要通過所有mil-std-810或是過飽和高溫蒸氣壓老化加速環測要求。 這是一門工程上的藝術總合品，因為有許多互相牽制的因素要做trade-off選擇，過去常讓材料工程師頭皮發麻，所以他不是一個大家想像中的簡單所謂的"塑膠"。
講的非常非常清楚，感謝精彩講解
真的是很會講 淺顯易懂 👍
什麼嘛...看積體電路原理比a片還有趣>
真的嗎，你是處男
陶瓷封裝時其實說陶瓷的散熱性不錯其實並不洽當，因為陶瓷種類多，從絕熱陶瓷到高導熱陶瓷都有，例如氧化鋯導熱率在1.8 ~ 3 W/mk，而氮化鋁導熱率在180 ~ 230 W/mk，而且封裝材料選擇還和熱膨脹係數有關係，這數值與晶圓相差太大，則在高溫時會造成晶圓表面剪應力過大，造成晶片彎曲甚至結構被破壞，因此有時又要挑適當熱膨脹係數的陶瓷，所以散熱不是挑選陶瓷材料的唯一條件而是條件之一，而且陶瓷還有一優點，就是陶瓷表面還可做一些結構或改質，例如鑽石鍍膜等，這是其他材質較難做到的，當然其他材料也各有優缺點，完全依最終產品需求來選擇封裝材料。
謝謝你的資訊，寫得很好耶！我們以後要邀請專家來專訪，有沒有興趣？
@@Ansforce我的專長是雷射二級體的封測包含散熱；對半導體雷射而言散熱非常重要，所以相關研究比矽晶圓為主的散熱要更注重，或者說現在高功率半導體包含碳化矽、砷化鎵等的散熱技術都是在半導體雷射上已經很成熟而轉用過去的技術；本人已退休，目前並不是在業界第一線，但如貴節目有相關專題，包含半導體雷射的一些應用等，可以提供一些相關專業知識給有興趣人士參考。
好像有點晚了 但希望曲博有機會的話能說明一般封測廠與台積電之間的競合關係 比如台積電等晶圓製造廠做封測會不會影響到現有封測廠的市佔率 日月光在全球代工鏈的定位等等
先進封裝還是要由台積電來做，傳統的封裝廠雖然也會發展先進封裝，但是技術還不到位。
RUclips上有些國外在做貴金屬回收的頻道，有試過溶掉晶片封裝以回收IC晶片與外部電路銜接的「打線(金絲)」，是個極高汙染的化學過程，而且從一般IC晶片中提取出來的金絲重量極少，論相同重點的回收願料中還不如回收sim卡或其他電子件提煉金手指回收出來的黃金來得多。
6'33'' FT就是封裝後的測試.這邊有點重複到. 另外書上講probe test可講CP
不知為何，將1:38網址輸入CHROME後，真的跑去 彩虹網頁了。。。
通常越困難的封裝技術工作環境也越危險..有些封裝工作現場..甚至要準備解毒劑(就是插心臟打解毒劑那種)以防萬一
晶圓廠裡本來就有許多化學藥品，是有危險的沒錯。
絕地任務
想請問 chiplet 是趨勢，那soc 就會慢慢的不是主流嗎
謝謝
謝謝分享！
老师讲的很详细，让我这种小白都能看懂了。谢谢！
謝謝你支持！
講解的超清楚，厲害👍🏻
謝謝
果然是電機本科系曲博 真是聽得津津有味
為什麼我也跑進來看了呢？自己也不知道，不過竟然看完，還訂閱了！增加知識了！
謝謝你支持！
3年前的影片，驗證了現在的狀況
謝謝博士分享!!! 內容知識含量高又不會感到無趣! 謝謝分享!
謝謝你支持！
好棒的文章，曲博，我開始做後段封裝了！
很清楚，很好懂
确实深入浅出，讲得很棒
謝謝你！
簡單明瞭
不好意思請問老師，覆晶封裝可以在講解更細一點嗎。
其實可以把要用的圖，子母畫面在右下角或右上角
畫面滑上滑下其實會讓人很暈
有子母畫面的圖，可以讓人更專心的看著圖片聽你的解說
字幕可以用CC字幕，演算法可能有更多資訊帶需要的人來這裡，阿滴有交
@@highyo0929 我沒提到字幕
感谢, 看懂了
我是覺得 "科學家" 應該改成 "工程師" 比較符合字彙的意思
現在已經很難界定兩者之間的差異了
你好 請問bumping process長的凸塊是對應1:37晶片上的綠色正方形嗎 謝謝
因為上網估狗後還是不懂bumping的用途是什麼
打線封裝那個綠色的是黏著墊(Pad)不是凸塊(Bump)，覆晶封裝要把晶片倒過來貼在導線載板或矽中介板上，總是要有個凸出來的地方才能接合吧？所以才需要凸塊(Bump)，10:30的紅色那個才是凸塊。
和我40年前的工作經驗完全顛覆,請問2.5D和3D封裝出來的產品應該已經不是單一薄膜晶片(VLSI)那又該稱為什麼,真的盼望您的介紹.
這種先進封裝出來的是多個晶片堆疊，包裝成一個積體電路，可以參考這個影片：
台積電稱霸關鍵 3D封裝：晶圓堆疊技術！
ruclips.net/video/9ATiNkXZJXg/видео.html
3D立體堆疊封裝台積電穩坐霸主關鍵先進封裝解析！
ruclips.net/video/XJBqAwUsOnc/видео.html
太棒的教學！👍👍
謝謝你的支持！
请问一个问题，在硅片中二氧化硅绝缘层能做到多薄？ 能到5nm厚吗？谢谢！
理論上當然可以做到5奈米，只是會有量子穿隧效應，所以實務上會改用其他材料。
@@Ansforce thanks
@@Ansforce 谢谢你的回复！还有一个问题请教一下。当栅极的尺越来越小时，像到了5nm,3nm这种工艺时，是不是它的量子穿隧效應也非常明显？漏电是不是也会明显增大？谢谢！
以前增密 之後加厚 散熱 磁擾 設計核心
請教一下曲博 近來聽到所謂”90nm封裝光刻機（顯影機）”這應該不是晶片製造的顯影機吧！？應該是用在封裝才對 如果用在封裝 為什麼還會有90nm 40nm 28nm之分？謝謝🙏
你指的是這個新聞嗎？基本上晶圓製造和先進封裝都需要光刻機，先進封裝需要在矽中介板和導線載板上做出微米級的小線路，也是要用光刻機，這個新聞的意思是上海微電子可以製做出微米級的先進封裝光刻機，也可以做出90奈米的晶圓製造成熟製程光刻機。
看這一句：SSX600系列用於IC上游製造，最先進可以用於90nm晶片的製造，這個是晶圓製造成熟製程用的，而SSX500系列則用於IC下游製造，即先進封裝。
money.udn.com/money/story/5604/6083550?from=edn_related_storybottom
@@Ansforce 換句話說 它也可以是兩用機型嗎？
您好 我是中山大學 先進半導體封測研究所的學生
想請問封測專業比較建議修習下列哪些課程(至少3堂)
應用力學與材料力學
材料科學
高分子材料
微波電路與系統
微機電元件與技術專題
智慧製造與控制實務
系統層級靜電與電磁干擾
謝謝您!
這三堂應該優先：
應用力學與材料力學
材料科學
高分子材料
你原本大學讀什麼科系？
@@Ansforce 電機
@@Ansforce 感謝!
可惡看到彩虹就進來了
谷阿莫粉丝？😂😂😂
FINFET 好像也属于CMOS吧？
赞 佛心来的。 学习了
各位有沒有想過一個問題喔 就是如果我在wafer的edge418上面塞滿了dust411 再去切割...你會發現...竟然都不會壞片耶!!!!太神奇了傑克
下次可以放下一部的連結嗎
請問這份詳解半導體的製造流程的word 內容，可以分享嗎?
可以參考這本書：
www.opentech.com.tw/search/bookinfo.asp?isbn=9789572191859
看了，节目做的真好
謝謝你支持！
請問曲博是否知道, APPLE SILICON M1 , 是哪家廠商封裝的呢？
應該是台積電的先進封裝，那個左邊的處理器應該是用InFO封裝，右邊的記憶體應該是用InFO_oS，意思是InFO on substrate，這裡的Substrate是指導線載板，這樣的技術應該是台積電先進製程後進行的先進封裝，不過這個是我看iFixit拆解的圖片猜的，因為它沒有把左邊的處理器再切開來看。
zh.ifixit.com/News/46884/m1-macbook-teardowns-something-old-something-new
好棒的頻道
謝謝！
謝謝您的支持！
曲博！曲博！曲博！
請問 FPGA 的封測也和 ASIC 一樣嗎？寫入 VHDL 是在晶圓階段還是封裝完？客戶會取回封測完的通用 IC 再寫入 VHDL 嗎？
請問 FPGA 封裝和測試與處理器大同小異，寫入VHDL當然是在封裝完賣給客戶之後。
@@Ansforce 非常感謝！還有不懂的是，要將 FPGA 做 Configure 需要一個 Flash （看 Yutube 的），這 flash 是在晶圓廠和 FPGA 封在一起嗎？問題外行請勿介意。
@@stanleyhuang530 FPGA通常會內建Flash，有可能是SiP封裝在一起的。
@@stanleyhuang530 需要Flash，但是FPGA和Flash有可能是只是封裝在一起(SiP)，也有可能是做在同一個晶片上(SoC)，可能和它的記憶體大小有關。
今天才剛面完台積的先進封裝廠電鍍設備工程師，要是能早點看到這部影片就好😫
加油，有錄取了嗎？等你的好消息。
希望曲博有機會能介紹扇形晶圓級封裝技術以及門檻，整片wafer封裝是晶圓廠的優勢，warpage控制取決於材料還是參數設定?感謝
晶圓級封裝過程中遇到最大的困難點是大面積薄型化封裝後的翹曲(Warpage)，翹曲的原因主要是材料，等別是扇出型封裝的扇出區沒有強度夠硬的材料來支撐。
你好，所謂晶圓薄化後因為warpage 而產生後續封裝製程的困難，這種的封裝目前是存在於3D TSV的封裝為前提。以Fan in/ Fan out 的晶圓級封裝（WLCSP）來說，要求的wafer 厚度需求以12吋晶圓來說，最薄還在150-180um, 而目前一線封裝廠均使用的in-line (貼研磨膠>研磨>貼切割膠帶wafer mount >去研磨膠帶>直至切割後去研磨膠帶）可以支援這種程度厚度的handling, 而8吋wafer 的fan in/ out WLCSP 厚度需求也在80um-150um. 因此wafer 薄化的warpage handling issue 是指在矽穿孔tsv要求的極薄狀態下所遇到的，並非所有「高階封裝（FSCSP, WLCSP fan in/out）」所需求的.
講的超棒！
謝謝你支持！
若未來晶圓廠自己兼差做，封裝測試大廠會不會倒閉??
不會啦！ 普通的晶體也是一大堆在後面排隊 。 ⊙_⊙
@曲建仲 淺顯易懂
很棒
為什麼現在podcast都不更新了
曲博好，是否可以介紹Panel form的晶圓封裝技術（台積是wafer form),謝謝！
所謂面板級封裝(PLP：Panel level package)是指將晶片切好之後再用強力膠黏到一個玻璃板上，這個玻璃板就叫面板(Panel)，扇出型封裝就是一種PLP，可以參考這個文章：www.ansforce.com/post/S1-p632
四年前的人真有眼光
矽晶圓超越極限後，會改用鑽石晶圓嗎？ ⊙_⊙
哇，傻白甜的女生長知識了，謝謝大大！那封裝公司又有哪些呢？照你這麼說美國投資晶片廠，但是很難做到台積的封測技術對嗎？
先進封裝目前都是晶圓廠自己做，英特爾的先進封裝其實並沒有落後台積電唷！
曲博👍👍👍
被 「彩虹頻道」騙進來的 ! 這頻道有夠成人的 , 聽了一直想爬上床 💤😵💫
哈哈哈！
猛
简单明了
但asus的螢幕可以用就是了
先進封裝的毛利率是多少。
先進封裝的毛利比先進製程低，印象中大約30~40%。
@@Ansforce 目前就是晶圓代工廠 台積 聯電它們在做而已嗎?
封裝就是裝瘋，做到會發瘋
2.5D 的 卡通圖跟我認知的有點差異..這是台積的架構嗎@@
那是2.5D封裝的interposer架構
當年台積電發展封裝還被日月光跟矽品嗆，結果現在很多手機SOC的單都吃不到…
現在還是吃很多啦，畢竟高階晶片的需求還沒有到那麼高
那未來手機全部都是新技術封裝也就是台積全拿也有可能，所以日月光要併矽品也是這個原因吧
我認為 台積電 發展高階封裝 是來綁 高階晶圓製造生意的.除了封裝外.台積電的測試機台數.非常可觀
當年台積電差不多是 90nm 時候。因為 IC良率跟封裝廠吵個沒完，張忠謀知道這樣不是辦法，晶圓技術領先封裝，不可能靠封裝廠解決問題。後來調了梁孟松處長成立獨立部門來解決並發展新封裝技術。沒想到梁卻認為被邊緣化⋯。然後台積電產出半導體最值錢的叛將！現在這個封裝部門已立下大功，部門主管已經是副總職位。
cheng wayne 你的推測正是foundry 廠對客戶高階晶片的接單順序而設立的主因。
是不是有 光學封裝 ？
當然有呀！一般的雷射元件或積體光學(OEIC)也都需要封裝，關於積體光學(OEIC)可以參考這個文章：
www.ansforce.com/post/S1-p1464
👍
別用asus85了吧asus=125+924+228+629+508+210+1220+1117+717+906+128+1202+420+816+520+728+1023+1008+311+101+1110+119+607+331
裝箱笑死
台積有做封裝?哪廠?12?15?18?
龍潭廠區就是台積電的封裝廠，主要做邏輯IC封裝
龍潭啊 把高通大樓那棟買去。但是良率很差 問題很多
台積官網有介紹(網頁最下方)
目前有4座封測廠，每座廠都有封裝+測試
www.tsmc.com/chinese/contact_us.htm#TSMC_fabs
塑(ㄙㄨˋ)膠才對...唸錯了
趙傑克 請問雞蛋裡挑骨頭有意思嗎？
Lifestyle 我認為糾正讀音也是重要的，雖然說也許別人知道意思，但是若有專業相關的字詞還是混淆有可能混淆
請問下「台塑」大家都怎麼唸？