Кстати, по этой глупой, на мой взгляд идеологии с разделением портов и памяти одним сигналом с общими чтения/записи, как и в Кортексах с отнесением портов в отображаемую память, порты не могут напрямую вести обмен с памятью даже в ПДП, только через буфер. У Моторольного 68хх можно защёлкнуть в порт адрес, выбрать активный порт, выставить на шине адрес памяти и дать противофазные сигналы чтения/записи. С учётом автоинкрементов у ПДП, можно вести обмен за один такт шины, а не за два: адрес/защёлка-обмен-обмен, а не адрес/направление-обмен с буфером-адрес/-направление-обмен с буфером.
Неправильно же... Это память так работает. Это интерфейс для ячейки памяти. У интерфейса порта вход данных НЕ подключен не шине данных, он подключен к физической или логической линии аппаратуры. Часть аппаратуры, безусловно, может являться ячейками памяти. Порты не хранят данные, они их читают из аппаратуры. При этом запись в триггер может не зависеть от деятельности процессора, это может быть и не триггер вовсе, а простое И, если это физическая линия. При этом, сигнал nIO и nRed подаются как старшие биты адреса, через следующее за ним И передаётся сигнал на шину.
Вам осталось только разобраться к физической или таки логической линии подключено. что у вас означает логическая линия и как вобще данные доходят до ножки процессора и вот тут у вас и выйде то что нарисовано на доске. Ваш рассказ про то как порты читают данные малорелевантен, так как тут важен интерфейс, который представляет из себя регистр срабатывающий по фронту, иначе у вас будут на шине прыгать сигналы в момент чтения. Все сигналы в момент чтения должны быть стабильны, для чего должны быть в тригере, управляемом по фронту.
@@test143000 порты могут быть построены разными способами, я об этом написал. Порт - это интерфейс двухсторонний и с каждой стороны может быть RO/WO/RW - т.е. 9 различных исполнений. На краю могут быть и защёлки, но могут быть и простые адресно-управляемые буферы, вплоть до схемы И. Защёлкивать во внутреннем буфере порта данные не обязательно. Чтение данных с параллельной шины квантовое, в момент команды чтения шины в память (что редко) или регистр как раз и будет происходить защёлкивание данных. Дрожание сигнала в этот момент, забота выбора разработчика, если оно недопустимо, то, разумеется, будет использоваться защёлка. Чем она будет тактироваться, тоже отдельный вопрос. Не факт, что фронтом сигнала чтения. Например, таймер будет сам управлять защёлкой, шина будет брать что есть. Избежать дрожания при пересечении обращений в таком случае тоже решается - приоритетами или двойной буферизацией. Вот отсюда физические и логические линии - прямое получение сигнала или через защёлку + внутренние регистры хранения как ячейки памяти внутри порта, которые тоже могут быть не простыми ячейками хранения. При этом далеко не тоже самое получается на схеме: вход интерфейса порта будет подключен к шине данных только для его внутренних регистров, причём, может быть и схема приоритетного выбора источника: читать сигнал с регистра или физической линии т.к. некоторые порты могут быть RW со стороны процессора и со стороны аппаратуры одновременно - обычное явление. Ещё раз напомню - речь идет о крайней части порта, о его шинном интерфейсе. Он может быть как проще, так и сложнее значительно указанной схемы. Нет общей универсальной схемы, а приведённая схема лишь частичный случай RW для шины RO для аппаратуры и неполный - не показано как этот интерфейс с внешней средой порта взаимодействует. Если это регистр RO со стороны аппаратуры, то надо бы, как минимум, с триггера показать выход на схему использования. Кстати, порт 60h первоначально был RO для процессора и WO для клавиатуры, это потом только его сделали двунаправленным.
сигнал... единичка...нолик.. фронт... и т.д. Автор уже сам путает что такое сигнал и когда он есть а когда его нет... Лучшеб уж оперировал привычным нулями и единицами..
А самое забавное что во всем мире изучают новое ПО, квантовые компьютеры, а тут лекцию послушал и словно на 30 лет назад вернулся. 30 лет работаю с компьютером и вся эта "Теория" не пригодилась ни разу.
То есть ты неуч считаешь что в квантовом компьютере общая шина реализована как то иначе, типа там квант летает в сферическом вакууме и попадает куда надо. Так вот в квантовом компьютере общая шина реализована точно так же. То что тебе за 30 лет никакая теория не понадобилась и так уже видо по глупостям что ты пишешь про новое ПО. Теория операционных систем и принципы их организации за эти 30 лет не изменились, и если взять учебник 30 летней давности по теории операционных систем то он будет совершенно актуален. Точно также не изменились законы электрдинамики и общие шины строят все так же как рассказал автор.
@@abrikos2 Когда же вы примитивные осилите что принцип общей шины не меняется, и осцилограф вы если и присоедините то вот к такому же старью, ибо на новье нужен и осцилограф, который стоит дороже чем квартиры у некоторых знатоков новья тут.
Спасибо за Ваш Труд в области знаний и просвещения!!!
Очень рад, что вы вернулись на Ютуб !!!
Большое вам спасибо, за столь важную и интересную информацию, за ВСЕ ваши уроки!
Спасибо вам за занятия
Спасибо Вам большое за такие мини лекции!
Крутой преподаватель 🤟👍
Спасибо
Довольно понятно
Спасибо Вам огромное.
👍
Всё понятно. Два бита на трёх покажите...
Был бы у меня такой преподаватель! Яб не женился 🤣
Кстати, по этой глупой, на мой взгляд идеологии с разделением портов и памяти одним сигналом с общими чтения/записи, как и в Кортексах с отнесением портов в отображаемую память, порты не могут напрямую вести обмен с памятью даже в ПДП, только через буфер. У Моторольного 68хх можно защёлкнуть в порт адрес, выбрать активный порт, выставить на шине адрес памяти и дать противофазные сигналы чтения/записи. С учётом автоинкрементов у ПДП, можно вести обмен за один такт шины, а не за два: адрес/защёлка-обмен-обмен, а не адрес/направление-обмен с буфером-адрес/-направление-обмен с буфером.
Неправильно же... Это память так работает. Это интерфейс для ячейки памяти. У интерфейса порта вход данных НЕ подключен не шине данных, он подключен к физической или логической линии аппаратуры. Часть аппаратуры, безусловно, может являться ячейками памяти. Порты не хранят данные, они их читают из аппаратуры. При этом запись в триггер может не зависеть от деятельности процессора, это может быть и не триггер вовсе, а простое И, если это физическая линия. При этом, сигнал nIO и nRed подаются как старшие биты адреса, через следующее за ним И передаётся сигнал на шину.
Вам осталось только разобраться к физической или таки логической линии подключено. что у вас означает логическая линия и как вобще данные доходят до ножки процессора и вот тут у вас и выйде то что нарисовано на доске. Ваш рассказ про то как порты читают данные малорелевантен, так как тут важен интерфейс, который представляет из себя регистр срабатывающий по фронту, иначе у вас будут на шине прыгать сигналы в момент чтения. Все сигналы в момент чтения должны быть стабильны, для чего должны быть в тригере, управляемом по фронту.
@@test143000 порты могут быть построены разными способами, я об этом написал. Порт - это интерфейс двухсторонний и с каждой стороны может быть RO/WO/RW - т.е. 9 различных исполнений.
На краю могут быть и защёлки, но могут быть и простые адресно-управляемые буферы, вплоть до схемы И. Защёлкивать во внутреннем буфере порта данные не обязательно. Чтение данных с параллельной шины квантовое, в момент команды чтения шины в память (что редко) или регистр как раз и будет происходить защёлкивание данных. Дрожание сигнала в этот момент, забота выбора разработчика, если оно недопустимо, то, разумеется, будет использоваться защёлка. Чем она будет тактироваться, тоже отдельный вопрос. Не факт, что фронтом сигнала чтения. Например, таймер будет сам управлять защёлкой, шина будет брать что есть. Избежать дрожания при пересечении обращений в таком случае тоже решается - приоритетами или двойной буферизацией.
Вот отсюда физические и логические линии - прямое получение сигнала или через защёлку + внутренние регистры хранения как ячейки памяти внутри порта, которые тоже могут быть не простыми ячейками хранения.
При этом далеко не тоже самое получается на схеме: вход интерфейса порта будет подключен к шине данных только для его внутренних регистров, причём, может быть и схема приоритетного выбора источника: читать сигнал с регистра или физической линии т.к. некоторые порты могут быть RW со стороны процессора и со стороны аппаратуры одновременно - обычное явление.
Ещё раз напомню - речь идет о крайней части порта, о его шинном интерфейсе. Он может быть как проще, так и сложнее значительно указанной схемы. Нет общей универсальной схемы, а приведённая схема лишь частичный случай RW для шины RO для аппаратуры и неполный - не показано как этот интерфейс с внешней средой порта взаимодействует. Если это регистр RO со стороны аппаратуры, то надо бы, как минимум, с триггера показать выход на схему использования.
Кстати, порт 60h первоначально был RO для процессора и WO для клавиатуры, это потом только его сделали двунаправленным.
сигнал... единичка...нолик.. фронт... и т.д.
Автор уже сам путает что такое сигнал и когда он есть а когда его нет...
Лучшеб уж оперировал привычным нулями и единицами..
Я вот только не понял, зачем пользователю всé это нужно? С больной головы на здоровую , как говориться.🧐
А самое забавное что во всем мире изучают новое ПО, квантовые компьютеры, а тут лекцию послушал и словно на 30 лет назад вернулся. 30 лет работаю с компьютером и вся эта "Теория" не пригодилась ни разу.
Ты напомнил мне программистку:
- а на чём ты программируешь?
- на компьютере!
- нииб@@@ца программистка.....
То есть ты неуч считаешь что в квантовом компьютере общая шина реализована как то иначе, типа там квант летает в сферическом вакууме и попадает куда надо. Так вот в квантовом компьютере общая шина реализована точно так же. То что тебе за 30 лет никакая теория не понадобилась и так уже видо по глупостям что ты пишешь про новое ПО. Теория операционных систем и принципы их организации за эти 30 лет не изменились, и если взять учебник 30 летней давности по теории операционных систем то он будет совершенно актуален. Точно также не изменились законы электрдинамики и общие шины строят все так же как рассказал автор.
@@abrikos2 Когда же вы примитивные осилите что принцип общей шины не меняется, и осцилограф вы если и присоедините то вот к такому же старью, ибо на новье нужен и осцилограф, который стоит дороже чем квартиры у некоторых знатоков новья тут.
@@abrikos2В мой Университет ты бы дурачек даже вступительные не сдал, не хватило бы знаний.
@@abrikos2 Мой аргумент тебе в рот не влезет. Какой ты там заборостроительный техникум окончил, признавайся!
0x60 это цешная лабуда, серьёзные люди говорят 60h 🙂
если ты будешь писать 60h среди инженеров разрабатывающих софт, то будешь выглядет по меньшей мере странно, 80% инженеров спросят что означает h
30 лет работаю с компьютером и вся эта "Теория" не пригодилась ни разу.
Кем работаете?
Пыль по утрам с клавиатуры и монитора вытираешь?
ОГРОМНОЕ СПАСИБО!
Спасибо