Hace algunos años atrás, tuve el honor de ser invitado por la UTM para impartir un taller durante la semana de la mecatrónica, la pasé de maravilla. Soy del IPN y desde acá le envío un cordial saludo a toda la comunidad de la UTM. ¡Muy buena explicación!
Esos flip flop los encontramos como 74LS74 que vemos aqui en este diagrama, donde ademas se le adicionan entrada SET y RESET que son activas en bajo, es decir si tenemos un nivel alto no van a funcionar entonces veamos aqui la salida tiene un 0 en la entrada ponemos un 1 ese 1 se ve reflejado cuando ocurre el flanco de subida teniamos un 0 con 1 ahora tenemos un flanco de subida, ocurre el flanco de bajada y no pasa nada, ocurre el flanco de subida y entonces bueno se mantiene el estado, ponemos un 0 flanco de bajada no pasa nada flanco de subida y ahora ya lo tenemos en 0, esas entradas son prioritarias si colocamos un 1 aca estamos haciendo la operacion SET ignorando lo que hay en la entrada D, quitamos la operacion SET y ponemos la operacion RESET entonces aqui nos da un 0 en la salida, estas no se deben de activar las dos al mismo tiempo porque nos lleva a una situacion indefinida.
La herramienta de simulación es Proteus y los elementos de entrada son Estados Lógicos (Logic State) y los de salida son Pruebas Lógicas (Logic Probe).
Aqui observamos la señal QInterna, la que tenemos aqui. Aqui observamos que; bueno esta es la tabla de verdad, la salida Q va a tener a la entrada D cuando ocurre el flanco de subida, cuando ocurran otras condiciones ya sea un 0 un 1 un flanco de bajada se mantiene el estado anterior aqui observamos ocurre el flanco de subida la salida Q obtiene lo que hay en la entrada que seria este 1, aqui este 1 hace que esta por este lado tengamos un 0 por lo tanto este no esta habilitado cuando tenemos un 0 este 0 hace que este inversor nos provoque un 1 entonces ahora si esta habilitado, entonces aqui este nivel bajo hace que Qinterna obedezca a la entrada D, sin embargo hasta que ocurra el flanco de subida ahora si lo que esta en la entrada D se va a ver reflejado en la salida Q. Aqui observamos nuevamente bueno aqui tenemos un nivel bajo por lo tanto este nivel bajo hace que este este habilitado, el nivel bajo en rejor hace que este latch este habilitado entonces la entrada D se ve pasa aqui este Q pero bueno hasta aqui ocurre el flanco de subida, este se ve a ver reflejado aqui en esta salida, aqui este cambio que ocurre en la entrada D si se ve reflejado en la QInterna pero no se ve reflejado en la salida, la salida solamente se va a actualizar hasta que ocurra el flanco de subida. Esos flip flop los encontramos como 74LS74 que vemos aqui en este diagrama, donde ademas se le adicionan entrada SET y RESET que son activas en bajo, es decir si tenemos un nivel alto no van a funcionar entonces veamos aqui la salida tiene un 0 en la entrada ponemos un 1 ese 1 se ve reflejado cuando ocurre el flanco de subida teniamos un 0 con 1 ahora tenemos un flanco de subida, ocurre el flanco de bajada y no pasa nada, ocurre el flanco de subida y entonces bueno se mantiene el estado, ponemos un 0 flanco de bajada no pasa nada flanco de subida y ahora ya lo tenemos en 0, esas entradas son prioritarias si colocamos un 1 aca estamos haciendo la operacion SET ignorando lo que hay en la entrada D, quitamos la operacion SET y ponemos la operacion RESET entonces aqui nos da un 0 en la salida, estas no se deben de activar las dos al mismo tiempo porque nos lleva a una situacion indefinida.
Creo que en bachillerato si se podrían ver los circuitos combinacionales y un poco de secuenciales, pero no en el primer año, sino después de que hayan seleccionado su perfil, este material lo podrían ver los de las áreas de Informática, Electrónica o similares.
Hace algunos años atrás, tuve el honor de ser invitado por la UTM para impartir un taller durante la semana de la mecatrónica, la pasé de maravilla.
Soy del IPN y desde acá le envío un cordial saludo a toda la comunidad de la UTM.
¡Muy buena explicación!
Gracias por los saludos, recuerdo esa visita. Saludos
Muy buena explicación ante la vista compleja de los Flipflops.
Demasiado bueno
Grande crack
Esos flip flop los encontramos como 74LS74 que vemos aqui en este diagrama, donde ademas se le adicionan entrada SET y RESET que son activas en bajo, es decir si tenemos un nivel alto no van a funcionar entonces veamos aqui la salida tiene un 0 en la entrada ponemos un 1 ese 1 se ve reflejado cuando ocurre el flanco de subida teniamos un 0 con 1 ahora tenemos un flanco de subida, ocurre el flanco de bajada y no pasa nada, ocurre el flanco de subida y entonces bueno se mantiene el estado, ponemos un 0 flanco de bajada no pasa nada flanco de subida y ahora ya lo tenemos en 0, esas entradas son prioritarias si colocamos un 1 aca estamos haciendo la operacion SET ignorando lo que hay en la entrada D, quitamos la operacion SET y ponemos la operacion RESET entonces aqui nos da un 0 en la salida, estas no se deben de activar las dos al mismo tiempo porque nos lleva a una situacion indefinida.
Muy buen video, de gran ayuda, gracias!
¡ARRIBA LA UTM! buen video
Se que el video es antiguo, pero no pierdo nada preguntando. ¿Hay alguna pagina donde pueda descargar la presentación que usó en el video?
grande pipe
Buen video. Podría decirme de que libro saca la información. Se lo agradecería mucho.
Principalmente el libro: FUNDAMENTOS DE
SISTEMAS DIGITALES, de THOMAS L. FLOYD
¿Podrias enseñar como hacer el cricuito en circuitjs? el nombre de las cajitas que tiene 1 o 0? no se como esos botones cuadrados por favor
La herramienta de simulación es Proteus y los elementos de entrada son Estados Lógicos (Logic State) y los de salida son Pruebas Lógicas (Logic Probe).
GRACIASSSS
Aqui observamos la señal QInterna, la que tenemos aqui.
Aqui observamos que; bueno esta es la tabla de verdad, la salida Q va a tener a la entrada D cuando ocurre el flanco de subida, cuando ocurran otras condiciones ya sea un 0 un 1 un flanco de bajada se mantiene el estado anterior aqui observamos ocurre el flanco de subida la salida Q obtiene lo que hay en la entrada que seria este 1, aqui este 1 hace que esta por este lado tengamos un 0 por lo tanto este no esta habilitado cuando tenemos un 0 este 0 hace que este inversor nos provoque un 1 entonces ahora si esta habilitado, entonces aqui este nivel bajo hace que Qinterna obedezca a la entrada D, sin embargo hasta que ocurra el flanco de subida ahora si lo que esta en la entrada D se va a ver reflejado en la salida Q. Aqui observamos nuevamente bueno aqui tenemos un nivel bajo por lo tanto este nivel bajo hace que este este habilitado, el nivel bajo en rejor hace que este latch este habilitado entonces la entrada D se ve pasa aqui este Q pero bueno hasta aqui ocurre el flanco de subida, este se ve a ver reflejado aqui en esta salida, aqui este cambio que ocurre en la entrada D si se ve reflejado en la QInterna pero no se ve reflejado en la salida, la salida solamente se va a actualizar hasta que ocurra el flanco de subida.
Esos flip flop los encontramos como 74LS74 que vemos aqui en este diagrama, donde ademas se le adicionan entrada SET y RESET que son activas en bajo, es decir si tenemos un nivel alto no van a funcionar entonces veamos aqui la salida tiene un 0 en la entrada ponemos un 1 ese 1 se ve reflejado cuando ocurre el flanco de subida teniamos un 0 con 1 ahora tenemos un flanco de subida, ocurre el flanco de bajada y no pasa nada, ocurre el flanco de subida y entonces bueno se mantiene el estado, ponemos un 0 flanco de bajada no pasa nada flanco de subida y ahora ya lo tenemos en 0, esas entradas son prioritarias si colocamos un 1 aca estamos haciendo la operacion SET ignorando lo que hay en la entrada D, quitamos la operacion SET y ponemos la operacion RESET entonces aqui nos da un 0 en la salida, estas no se deben de activar las dos al mismo tiempo porque nos lleva a una situacion indefinida.
buenas, usted diría que esta materia sería buena para primero de bachillerato??
Creo que en bachillerato si se podrían ver los circuitos combinacionales y un poco de secuenciales, pero no en el primer año, sino después de que hayan seleccionado su perfil, este material lo podrían ver los de las áreas de Informática, Electrónica o similares.
Te haces un puto lio todo el rato, es horrible
Muy buen video me pasarías el archivo por favor