[논리회로] #11.2 SR래치, 특성표, 특성식, 회로해석

[@김재윤-d4l]

교수님 너무 훌륭한 강의 감사드립니다!!

[@염동훈-r5h]

교수님 사랑합니다

[@kimjh4453]

교수님 정말 감사드립니다

[@iiliilllllii]

교수님 설명 정말 명쾌하네요! 학교수업에서 이해 못한 것 여기와서 다 이해하고 갑니다 ㅠㅠㅠ 감사합니다

[@yushin1088]

교수님 감사합니다

[@안뇽안뇽-w3r]

감사합니다… 수업 때 이해 못 하고 여기와서 이해하네요 정말 감사합니다…

[@daeyounglee6262]

정확하고 이해가 잘되는 상세한 설명이 너무 감사합니다! 수업에서 놓친 부분을 상세히 진찰해주셔서 정말 감사드립니다!

[@Jerome_Powell_FRB]

여러 블로그에 다니던 글보다가 이 영상보고 바로 이해되었습니다 감사합니다!

[@sujeongkim8536]

교수님 정말 고맙습니다. 계속 이해 못했는데..이제 이해됐어요.

[@뽀짝코딩]

지나가던 비전공자입니다. 와 진짜 설명이 최고세요. 감탄하고 많이 배우고 갑니다. 감사합니다

[@WcommS]

9:29 에서 NOR gate는 이쪽을 먼저 출발합니다 라고 하셨는데, 조금 더 설명해주실 수 있나요?
NOR gate는 입력 중에서 한 비트가 1이면 출력이 0이기 때문에
위쪽 gate와 아래쪽 gate 중 (S와 R 중) 입력이 1이 들어오는 곳 먼저 해석하라는 뜻으로 말씀하신 거라고 생각했는데 맞나요?

[@뽕교수의전자공학]

맞아요

[@rerefe]

그냥 책 읽다가 무슨 말인지 잘 이해가 안됐는데 정말 감사합니다~

[@해삐조이]

명쾌한 설명과 좋은 강의 제공해주셔서 감사합니다 교수님

[@KRFile]

case 나눠서 설명하는거 정말 일품이네요
잘 들었습니다!!

[@정민-l9i]

잘보고있습니다 ^^

[@이하-r6d]

영상 하나로 한번에 이해되었습니다 ! 감사합니다! 240324

[@가나다라마바사-b3n]

S와r이 둘다 1일때 Q=Q’= 0인데 왜 돈케어를 사용하는건가요?

[@김도-q7b]

교수님 RS래치를 gate회로를 사용해서 나타내었을 때 출력 측에 있는 Q와 Q바의 위치는 어떻게 알 수 있나요?

[@honeybee2176]

교수님 혹시 지금 말씀해주신 래치 회로를 식으로 바꾸면 어떻게 되나요?

[@디귿-o2u]

Q가 현재상태 과거 상태를 나타내는거면 Q부정은 왜있는건가요? Q만 있어도 논리회로가 성립 되는거 아닌가요?

[@뽕교수의전자공학]

플립플롭의 계수기나 다른 순서논리회로를 설계해보면, Q부정이 있으면, 회로가 간단해집니다.

[@디귿-o2u]

감사합니다~

[@SiwoSopq]

교수님 사랑합니다