Getting started with the Lattice iCE40 FPGA: Architecture and Technical Details (Part 2)

Поделиться
HTML-код
  • Опубликовано: 16 янв 2025

Комментарии • 4

  • @irgski
    @irgski 5 лет назад +2

    5280K LUTS!!! NICE!!!

  • @mihcael
    @mihcael 4 года назад

    Thank you

  • @sety409
    @sety409 3 года назад

    Is there sample code for using the spi as a hero?

  • @Vik_ru
    @Vik_ru 5 лет назад

    Hi Michael! It is possible to make on iCE40 deserial 8-bit shift register with an input clock frequency 250 MHz?