[바쁜직장인 Jeremy 전자공학]논리회로(디지털공학)11.1강 Master-Slave구조 + Setup & Hold time

[@Young-sh5th]

설명 기가맥히네요

[@ssdhdd124]

설명에 감탄하고 갑니다. 한동안 회로 안봐서 머리가 리셋되었었는데 보고나서 왜 저게 Edge Trigger이고 Latch와 플립플롭의 차이가 뭔지 확실하게 이해했어요. 감사합니다.

[@바쁜직장인]

안녕하세요, 바쁜직장인 Jeremy 입니다. 먼저 부족한 강의 칭찬해 주셔서 진심으로 감사합니다. 해당 강의는 개념적으로만 접근 하시고, 더 정확한 내용은 VLSI 강의에서 다룰 예정입니다. 이 강의 목표가 플립플롭과 래치의 차이를 설명하고자 했던 것인데 목표달성 된 것 같이 기분이 좋네요ㅎㅎ 새벽까지 열공하신것 같은데 항상 좋은 결과 있으시길 기원하겠습니다. 오늘도 좋은 하루 되세요:)

[@신명철-x5o]

셋업타임 조건 만족x이고 홀드타임 조건 만족o일 경우, Q를 그래프로 어떻게 그려야될까요ㅜㅜ

[@한재광-j9z]

@@신명철-x5o 음 혹시 기존 D 값을 유지하는 Q모양이 되지 않을까요 !?!
D값이 1이었다가 0으로 바뀌지만, 셋업타임을 만족하지 못했으니 Q값에는 신호가 끝까지 가지못해 변화를 못주고, 따라서 Q값은 기존의 1만이 영향을 주어 Q는 1이 되고,
D값이 0이었다가 1로 바뀌어도, 마찬가지로 Q값에는 영향을 주지 못해 Q도 기존에 들어오던 0이 인식되는 건가요??
정답이 맞을까요?? 공부하는 입장이라 저도 궁금하네요 ㅎㅎ

[@ssdhdd124]

이 강의를 본지 7개월 정도 되었네요. 그 때는 제가 이직 준비 중이었어요. 이직하고 나서도 지금도 가끔 공부는 하는데요 ㅋㅋ. 이제 저는 RF쪽 NR 대역 SET 회로 설계쪽으로 들어가서 논리설계는 볼 일이 많이 없을 것 같네요. 하지만 당시에 도움 많이 되었습니다. 하시는 일 잘 되시길 바라고 앞으로도 종종 좋은 강의 올려주세요 :)

[@바쁜직장인]

@@ssdhdd124 안녕하세요~ 바쁜직장인 Jeremy 입니다. 7개월이 지난 시점에 다시 한 번 방문해 주셔서 감사합니다ㅎㅎ 조금 늦었지만 이직 축하드려요!^^ RF쪽 쉽지 않은데 대단하십니다 !! 항상 하시는 일 잘 되시길 바라고 화이팅 하세요 :)

[@doge8977]

이해잘되네요

[@malaeeeiii]

안녕하세요 외국 대학교 다니면서도 강의 잘 보고있습니다!ㅎㅎ clk에 rising edge가 있을때 마다 아웃풋의 값을 바꾸는 회로를 NOT gate를 함께 써서 그리는 활동이 있어서 해보는 과정에 궁금한점이 생겼습니다. clk을 이용하여 D-플립플롭 과정을 거친 후 나온 Q값을, 낫게이트를 써서 다시 D에 넣으면 앞의 과정이 반복되잖아요, 그런데 그러면 처음엔 인풋을 뭘로 가정하고 시작하는건가요?

[@바쁜직장인]

저도 처음 배울 때 초기값이 항상 의문이긴 했는데 저만 그런게 아니었군요!! ㅎㅎ 답변드리자면, 초기값은 회로 동작 초기에 항상 정하게 되어 있습니다. 그 전에는 어떤 값이 들어있는지는 알 수가 없습니다!! 해외에서 공부하고 계신다니 용어도 같이 말씀드리자면 초기에 값을 지정하는 작업을 보통 Initialization이라고 부릅니다. 참고하시면 될 것 같아요~ 열공하세요~!!

[@malaeeeiii]

@@바쁜직장인 감사합니다!!

[@애용-b8f]

수업 지각이라 등굣길에 보는데 감동적이네요…

[@b6요들덱최고]

저랑 똑같네요