10:38 полный сумматор не пойму как получилось из входов 111 = S-1. Пнятно что С out будет 1, но как получилась 1 на выходе, если аб второго сумматора соеденены вместе и если подать 0 или 1, то S будет 0. потому что А и Б замкнуты и будут всегда равны... исходя из таблицы 9:06 минуты полусумматора))))) может второй сумматор с первым неправильно коннектится на схеме и нужно развязать А и Б закороченые?.. Может конечно я недопонял чего...
а что делать с единичкой у пятерки на 35:08. Т.е. мы получили "100000101", где первая единичка вышла за разряд, ведь пять - это 00000101 (первые нули в 00000101 отбрасываем и получаем 101), но там стоит 100000101 и куда деть эту первую единицу - хз. Кстати, лекции зачетные. Мне очень понравились
Мы его отбрасываем. Можно например дополнить схему, если складываем отрицательные числа (страший разряд равен 1) и отброшенный бит равен 0, то выдать ошибку.
может кто пояснить по арифметико логическое устройство ну инвертировали B прибавили 1 с права получили дополнительный код отрицание в итоге получили разность или сумму, НО как быть со схемами и / или как они выполняются это зависит от сигнала устройства управления F1:0 то есть получается что схема и будет выполнятся всегда в независимости от сигнала устройства F1:0?
немного непонятен вопрос... Схема будет всегда выполняться в независимости от сигнала f1:0, сигнал f1:0 лишь "выбирает" что из вычисленного (таблица справа) представить на выходе
название на русском: Цифровая схемотехника и архитектура компьютера Харрис Дэвид название на английском: Digital Design and Computer Architecture David Harris
Короче, хз. Дважды переслушал, но так и не понял, нафига нам дополнительный костыль в виде схемы для переноса бита в сумматоре. И что там за задержки такие магические. Типа понятно, чего мы хотим добиться. Но зачем нам этого добиваться? Ключевой момент в том, что бит переноса получается медленнее, нежели бит суммы. И на длинных схемах с сумматорами это становится критично. То есть мы подаем на вход сумматора две единицы. Будет S = 0, C = 1. Так вот S мы получим быстрее, чем C. Посмотрел видос "Лекция 291. Схема ускоренного переноса" с канала "Электротехника и электроника для программистов". Там может решение другое (или то же самое - я не понял, что в лекции), но в целом рассказано про суть задержек в схеме. Плюс с формулами рассказано, как вычисляются биты переноса дальше.
Можно понять идею: что по 8 входным битам или больше/меньше, мы можем определить, будет у нас перенос в блоке или нет. Если сложить 1111 + 1111, мы даже не складывая побитно, заранее по входным данным определили, что он будет. Следовательно, следующий блок из 8 битов, уже может приступать к расчетам. А в схеме, которая определяет будет перенос или нет, реализуем всевозможные комбинации, которые заранее определили. Будет ли схема работать быстрее или нет - хз. Но идея такая
спасибо, что выложили продолжение
я когда играл в turing complete там те же самые этапы создания ЭВМ, как в лекции😀
Большое спасибо!
Замечательное объяснение! Спасибо.
Сравнивать A и B можно и так: A И НЕ(B) - в данном случае выдаёт единицу, только когда A больше B. Во всех остальных случаях A
Thank you Sir
Отличная лекция. Вот только схема с полным сумматором какая-то "ущербная". Линии S-(A) и Cin-(B) явно лишние.
Полная профнепригодность около 97% преподов - серьёзная проблема...
:)
Спасибо! Не мог понять как она работает с такими связями как на слайде!
Очень не хватает примеров с числами
10:38 полный сумматор не пойму как получилось из входов 111 = S-1. Пнятно что С out будет 1, но как получилась 1 на выходе, если аб второго сумматора соеденены вместе и если подать 0 или 1, то S будет 0. потому что А и Б замкнуты и будут всегда равны... исходя из таблицы 9:06 минуты полусумматора))))) может второй сумматор с первым неправильно коннектится на схеме и нужно развязать А и Б закороченые?.. Может конечно я недопонял чего...
отвечу сам себе))) я так понял нужно разъеденить кучу проводов Cin S A B, S кидаем на B, Cin на А
а что делать с единичкой у пятерки на 35:08. Т.е. мы получили "100000101", где первая единичка вышла за разряд, ведь пять - это 00000101 (первые нули в 00000101 отбрасываем и получаем 101), но там стоит 100000101 и куда деть эту первую единицу - хз.
Кстати, лекции зачетные. Мне очень понравились
Мы его отбрасываем. Можно например дополнить схему, если складываем отрицательные числа (страший разряд равен 1) и отброшенный бит равен 0, то выдать ошибку.
может кто пояснить по арифметико логическое устройство ну инвертировали B прибавили 1 с права получили дополнительный код отрицание в итоге получили разность или сумму, НО как быть со схемами и / или как они выполняются это зависит от сигнала устройства управления F1:0 то есть получается что схема и будет выполнятся всегда в независимости от сигнала устройства F1:0?
немного непонятен вопрос... Схема будет всегда выполняться в независимости от сигнала f1:0, сигнал f1:0 лишь "выбирает" что из вычисленного (таблица справа) представить на выходе
ты не понял я про суперскалярный процессор там два алу они могут быть задействованы сразу оба?
@@rhdrhe6241понял?
Дайте, пожалуйста, учебник на который вы ориентируетесь в этих лекциях? Порекомендуйте литературу?
название на русском:
Цифровая схемотехника и архитектура компьютера Харрис Дэвид
название на английском:
Digital Design and Computer Architecture David Harris
Просто часовой ролик который наставил всё точки, и заблуждение
Короче, хз. Дважды переслушал, но так и не понял, нафига нам дополнительный костыль в виде схемы для переноса бита в сумматоре. И что там за задержки такие магические. Типа понятно, чего мы хотим добиться. Но зачем нам этого добиваться? Ключевой момент в том, что бит переноса получается медленнее, нежели бит суммы. И на длинных схемах с сумматорами это становится критично. То есть мы подаем на вход сумматора две единицы. Будет S = 0, C = 1. Так вот S мы получим быстрее, чем C.
Посмотрел видос "Лекция 291. Схема ускоренного переноса" с канала "Электротехника и электроника для программистов". Там может решение другое (или то же самое - я не понял, что в лекции), но в целом рассказано про суть задержек в схеме. Плюс с формулами рассказано, как вычисляются биты переноса дальше.
Можно понять идею: что по 8 входным битам или больше/меньше, мы можем определить, будет у нас перенос в блоке или нет. Если сложить 1111 + 1111, мы даже не складывая побитно, заранее по входным данным определили, что он будет. Следовательно, следующий блок из 8 битов, уже может приступать к расчетам. А в схеме, которая определяет будет перенос или нет, реализуем всевозможные комбинации, которые заранее определили. Будет ли схема работать быстрее или нет - хз. Но идея такая
стоять целый час рукой яица в кармане чесать по факту ничего