안녕하세요 선생님, 디지털 집적회로 설계에 관심있어 공부 중인 학생입니다! 선생님께서 강의해주시는 내용이 이해가 정말 잘 되고 현업자 입장에서 강의해주셔서 무엇보다 유익하다고 생각이 되는데 이제 영상이 안 올라오는 것 같아 많이 아쉽습니다..ㅠ 혹시 VLSI Design에 관한 영상은 추후에 또 업로드가 될 예정인지 궁금합니다ㅠ 댓글을 보니 2년 전에는 완강할 계획이라고 하셨지만 지금은 또 계획이 달라졌을 수도 있다고 생각하여 질문 남깁니다!ㅠ
안녕하세요~ 바쁜직장인 Jeremy 입니다. 먼저 강의가 계속 업로드 되지 못한 점 사과드립니다ㅜㅜ 현업으로 바쁜 일정이 지속되다보니 조금 소홀했네요... 천천히라도 올려 완강할 예정에 있습니다. 설계쪽 관심 있으신 것 같은데 아래 오카방에 오셔서 같이 정보 교환하시면 좋을 것 같습니다. open.kakao.com/o/gaRgecfd
선생님 질문이 하나 있습니다! Nmos의 경우 게이트에 high전압을 가하면 채널이 형성되고, 채널의 전자들은 소스와 드레인의 전위차에 의해 전류가 흐르는걸로 알고 있습니다. 그럼 이때 소스는 psub와 그라운드로 연결되어있으니, 드레인은 그보다 큰 전압이 가해져서 전류가 드레인에서 소스로 흐르면서 on이 되는거 아닌가요? 선생님께서 소스와 드레인의 전압이 같아진다고 하셔서 좀 헷갈립니다ㅠ
안녕하세요, 바쁜직장인 Jeremy 입니다. 말씀하신대로 단일 nMOS 하나만 두고 source에 GND, drain에 VDD를 걸어준 상태에서 Gate 전압을 high 상태로 두면 Currend가 Drain에서 Source로 계속해서(source와 drain에 전압차가 존재하는 한) 흐르게 됩니다. 하지만 대부분 회로에서는 MOS 소자의 source와 drain 양쪽에 bias를 직접적으로 걸어주는 경우는 없습니다. 일반적인 digital circuit에서는 일련의 논리로 구성된 MOS 소자들로 각 node들의 전압을 1 또는 0 으로 바꾸게 됩니다. 영상에서 소개드린 inverter의 경우, output에 parastic capacitance가 존재하고, pull-down network의 nMOS가 turn on 되는 순간부터 output의 parastic capacitance는 방전을 시작하게 됩니다. 서서히 nMOS의 drain 전압이 감소하며, 동시에 nMOS를 통해 흐르는 전류는 감소하게되고 최종적으로 output의 전압이 0이 되어 nMOS를 통해 흐르는 current는 0이 됩니다. 이 상태가 설명드린 source와 drain의 전압이 같아진 상태입니다. (Steady state라는 말로 설명하는게 쉬울 수도 있겠네요.) 혹시라도 해당 설명이 이해되지 않는다면 다시 한 번 댓글 남겨 주시기 바랍니다. 항상 열공 하시고 좋은 결과 있길 바랍니다! 감사합니다.
@@바쁜직장인 바쁘실텐데 친절하게 답변해주셔서 정말 감사합니다. 그럼 기생커패시터가 방전되기 전까지는 드레인쪽 전압은 어느정도 있는건가요?? 그럼 이 드레인 전압은 어떻게 결정되는건가요?? 아 그리고 모스펫이 채널만 형성되면 켜졌다고 정의하는건가요, 아니면 채널이 형성되고 소스 드레인 사이 전류가 흘러야만 켜졌다고 하는건가요?? 제가 공부가 미흡한건지 교수님의 설명이 부족한건지 아무튼 개념이 확실히 잡히지 않아 질문의 두서가 없는점 양해 부탁드리겠습니다 선생님ㅠ
![[기초반도체공학|5.1] MOSFET : #정성적해석 #동작원리 #수식없이 #NMOS #PMOS](http://i.ytimg.com/vi/AYXYFxT7ayo/mqdefault.jpg)
![[기초반도체공학|5.1] MOSFET : #정성적해석 #동작원리 #수식없이 #NMOS #PMOS](/img/tr.png)
![[개념 잡기] MOSFET, FinFET, GAA 비교 (feat. 반도체 취업/반도체 강의)](http://i.ytimg.com/vi/liJVL8k5BWc/mqdefault.jpg)
![[바쁜직장인 Jeremy 전자공학]논리회로(디지털공학) 11강 플립플롭(Flip-Flop)](http://i.ytimg.com/vi/MpArCau3G1s/mqdefault.jpg)
진짜 잘가르치시네요..감사합니다
안녕하세요 바쁜직장인 Jeremy입니다. 부족한 강의인데 들어주셔서 진심으로 감사합니다!! 열공하세요~!
너무 이해가 잘가요!! ㅠㅠ 비전공자인데 정말 이해가 잘됩니다 ㅠㅠ 추가적으로 영상 업로드는 혹시 언제 될까요??
더 강의 안올라오나요?? 너무 잘 보고 있는데 끊겨서 아쉽습니다 ㅠㅠ
정리가 잘되네요 감사합니다ㅎㅎ
안녕하세요~ 정리가 잘 되어서 다행입니다! 다음 영상들도 차례로 준비하고 있으니 기대해주세요!
형 사랑해!!
감사합니다
안녕하세요 선생님, 디지털 집적회로 설계에 관심있어 공부 중인 학생입니다! 선생님께서 강의해주시는 내용이 이해가 정말 잘 되고 현업자 입장에서 강의해주셔서 무엇보다 유익하다고 생각이 되는데 이제 영상이 안 올라오는 것 같아 많이 아쉽습니다..ㅠ
혹시 VLSI Design에 관한 영상은 추후에 또 업로드가 될 예정인지 궁금합니다ㅠ
댓글을 보니 2년 전에는 완강할 계획이라고 하셨지만 지금은 또 계획이 달라졌을 수도 있다고 생각하여 질문 남깁니다!ㅠ
안녕하세요~ 바쁜직장인 Jeremy 입니다. 먼저 강의가 계속 업로드 되지 못한 점 사과드립니다ㅜㅜ 현업으로 바쁜 일정이 지속되다보니 조금 소홀했네요... 천천히라도 올려 완강할 예정에 있습니다. 설계쪽 관심 있으신 것 같은데 아래 오카방에 오셔서 같이 정보 교환하시면 좋을 것 같습니다.
open.kakao.com/o/gaRgecfd
@@바쁜직장인 앗 빠른 답글 감사드립니다!
추후에라도 완강할 예정이시라니 참 반가운 소식이네요ㅎㅎ! 그럼 다음 강의 기다리고 있겠습니다!
오픈카톡방도 주신다니 정말 감사해요!!
선생님 질문이 하나 있습니다! Nmos의 경우 게이트에 high전압을 가하면 채널이 형성되고, 채널의 전자들은 소스와 드레인의 전위차에 의해 전류가 흐르는걸로 알고 있습니다. 그럼 이때 소스는 psub와 그라운드로 연결되어있으니, 드레인은 그보다 큰 전압이 가해져서 전류가 드레인에서 소스로 흐르면서 on이 되는거 아닌가요? 선생님께서 소스와 드레인의 전압이 같아진다고 하셔서 좀 헷갈립니다ㅠ
안녕하세요, 바쁜직장인 Jeremy 입니다. 말씀하신대로 단일 nMOS 하나만 두고 source에 GND, drain에 VDD를 걸어준 상태에서 Gate 전압을 high 상태로 두면 Currend가 Drain에서 Source로 계속해서(source와 drain에 전압차가 존재하는 한) 흐르게 됩니다. 하지만 대부분 회로에서는 MOS 소자의 source와 drain 양쪽에 bias를 직접적으로 걸어주는 경우는 없습니다. 일반적인 digital circuit에서는 일련의 논리로 구성된 MOS 소자들로 각 node들의 전압을 1 또는 0 으로 바꾸게 됩니다. 영상에서 소개드린 inverter의 경우, output에 parastic capacitance가 존재하고, pull-down network의 nMOS가 turn on 되는 순간부터 output의 parastic capacitance는 방전을 시작하게 됩니다. 서서히 nMOS의 drain 전압이 감소하며, 동시에 nMOS를 통해 흐르는 전류는 감소하게되고 최종적으로 output의 전압이 0이 되어 nMOS를 통해 흐르는 current는 0이 됩니다. 이 상태가 설명드린 source와 drain의 전압이 같아진 상태입니다. (Steady state라는 말로 설명하는게 쉬울 수도 있겠네요.) 혹시라도 해당 설명이 이해되지 않는다면 다시 한 번 댓글 남겨 주시기 바랍니다. 항상 열공 하시고 좋은 결과 있길 바랍니다! 감사합니다.
@@바쁜직장인 바쁘실텐데 친절하게 답변해주셔서 정말 감사합니다. 그럼 기생커패시터가 방전되기 전까지는 드레인쪽 전압은 어느정도 있는건가요?? 그럼 이 드레인 전압은 어떻게 결정되는건가요?? 아 그리고 모스펫이 채널만 형성되면 켜졌다고 정의하는건가요, 아니면 채널이 형성되고 소스 드레인 사이 전류가 흘러야만 켜졌다고 하는건가요?? 제가 공부가 미흡한건지 교수님의 설명이 부족한건지 아무튼 개념이 확실히 잡히지 않아 질문의 두서가 없는점 양해 부탁드리겠습니다 선생님ㅠ
진짜... 잘 가르치십니다... 디지털논리회로 영상을 먼저 보고 오니 수십분짜리 영상보다 훨씬 편하게 직관적으로 이해가 됩니다.
VLSI 뒷부분에 대한 추가 업로드 계획이 있으신가요?
안녕하세요, Jeremy 입니다. 부족한 강의인데 좋게 봐주셔서 진심으로 감사합니다! 회사가 조금 바빠져서 업로드를 못하고 있는데,,, 늦더라도 VLSI 강의도 완강할 계획입니다 ㅜㅠ
salve guys
논리게이트의 트랜지스터 개수는 어떻게 구할까요??ㅜㅜand나or,2nand등등이요
안녕하세요~
open.kakao.com/o/gaRgecfd
오카방 방문하셔서 질문주시면 감사하겠습니다.