170. - Lecture de la Mémoire SRAM TC5517APL- 2 ou HM6116P-2

Bonjour,
Dans le quarante-et-unième pratique, nous allons examiner l’Examen du Fonctionnement d’une Mémoire Lecture / Écriture de Type Statique.
Troisième Expérience :
Examen du Fonctionnement d’une Mémoire Lecture / Écriture de Type Statique :
Dans cette manipulation, vous allez utiliser le circuit intégré HM6116P-4 ou HM6116P-2 ou encore TC5517APL-2, qui est une mémoire lecture / écriture de type SRAM, c’est-à-dire à accès aléatoire ; ce qui signifie que l’accès à chaque cellule de mémoire est possible directement sans aucun ordre préétabli. Le temps nécessaire pour lire ou écrire une donnée dans une cellule (ou temps d’accès) est donc indépendant de l’adresse de celle-ci, ce qui n’est pas vrai pour une mémoire à accès série.
Le temps d’accès typique est égal à 200 nanosecondes.
La capacité de la mémoire est de 2 K multiplié par 8, elle contient donc 2048 multiplié par 8 = 16 384 cellules de mémoire.
Celles-ci sont disposées en groupe de huit ; c’est-à-dire que s’écrivent ou se lisent 8 bits simultanément. Ils constituent un mot mémoire de 8 bits généralement appelé Byte. On dit couramment qu’une telle mémoire, est une mémoire de 2 K Byte (se prononce Kilobyte).
Le circuit intégré considéré est réalisé en technologie CMOS et nécessite une alimentation de 4,5 Volts à 5,5 Volts.
Les tensions d’alimentation supérieures à + 5,5 Volts peuvent endommager irrémédiablement le circuit intégré, alors qu’avec des tensions inférieures à + 4,5 Volts, le fonctionnement normal n’est pas garanti.
Le composant en question, est relativement compliqué à utiliser, même si son fonctionnement de principe est simple. En conséquence, les expériences qui suivront prévoient des montages d’une certaine complexité.
Cependant, si vous suivez scrupuleusement les instructions fournies, vous n’aurez aucun problème.
Voyons tout d’abord quelles sont les caractéristiques de la mémoire que vous allez utiliser.
Description de la Mémoire SRAM HM6116P-4 ou TC5517APL-2
Le schéma synoptique simplifié de la mémoire en question, est représenté figure 24. Son schéma de brochage est représenté figure 25 sur notre chaîne communauté.
En examinant le schéma synoptique, on remarque tout d’abord onze entrées d’adresse, repérées par les lettres A0 à A10.
Dans la théorie 12 de notre chaîne, électronique digitale, vous avez vu que pour pouvoir écrire ou lire des données dans une mémoire, il est nécessaire de l’adresser, c’est-à-dire indiquer dans quelle cellule ou groupe de cellules, les données doivent être lues ou écrites.
En effet, une mémoire est formée de très nombreuses cellules disposées en lignes et colonnes, de façon analogue aux tiroirs d’un meuble de rangement tel que celui représenté à la figure 26. Le meuble représenté dans cette figure est très petit, et ne dispose que de dix tiroirs ; chaque tiroir est repéré par un chiffre et contient une information.
Les informations peuvent être écrites sur des cartes rangées dans les différents tiroirs ; lorsque l’on doit récupérer une des informations, il est nécessaire pour celui qui doit la prélever, de connaître le numéro du tiroir qui la contient.
De la même manière, pour lire ou écrire dans la mémoire, un des 2048 mots de 8 bits qu’elle peut contenir, il est nécessaire d’en indiquer l’adresse. Dans ce cas, on se sert des entrées d’adresse qui sont au nombre de onze, puisqu’avec 11 bits, on peut obtenir 2048 combinaisons différentes : 2 puissance^11 = 2 048.
Poursuivons l’examen du schéma de la figure 24. Nous pouvons voir la mémoire proprement dite, et ses étages d’entrée et de sortie. On voit que, selon la fonction à accomplir, les mêmes bornes servent d’entrée et de sortie. Les bornes d’entrée / sortie sont repérées par les sigles, I / O1 à I / O8 (I / O pour Input / Output, c’est-à-dire entrée / sortie).
L’ordre d’écriture ou de lecture, est donné au moyen du signal de commande WE Barre ; lorsque cette entrée est au niveau L, la mémoire est prépositionnée pour l’écriture ; les bornes I/O sont donc des bornes d’entrée ; si cependant WE Barre est au niveau H, la mémoire est prépositionnée pour la lecture et les bornes I / O, sont des bornes de sorties.
Deux autres entrées de commande sont également prévues OE Barre et CS Barre. La première OE Barre valide ou interdit la sortie ; en effet, OE Barre signifie Output Enable, (validation de la sortie). Lorsqu’elle est au niveau L, il est possible de lire les données dans la mémoire.
Lorsqu’elle est au niveau H, la sortie est interdite et isolée, (« haute impédance »).
En effet, ce circuit intégré comme le buffer bidirectionnel de la première expérience est du type Tri-State. Ainsi, on peut relier plusieurs mémoires sur un bus unique.
#MonMoisSurRUclips #SciencePhysique #Electronique #DigitalesPortes
Abonnez-vous à notre chaîne pour y recevoir de nouvelles vidéos : / @leconstheoriquesetpra...
Daniel

[@gerardzi7930]

Après comme montage ,un générateur de patron de tests serait chouette pour faire des tests sur des montages numériques et ensuite faire une comparaison de la signature numérique. J'ai un montage ( source mag Elektor ) entièrement avec des circuits logiques .er une ram 6116 et roue codeuse. Passionnant ces cours ! Merci

[@leconstheoriquesetpratique6255]

Bonjour, Cela viendra après, je pense au Simulateur que vous voulez construire ? Si j’ai bien compris.