Это видео недоступно.
Сожалеем об этом.
5. Цифровые часы на ПЛИС с выводом на 7-сегментный индикатор
HTML-код
- Опубликовано: 5 окт 2018
- Структура ПЛИС написана на AHDL для простоты и наглядности, аналогичную структуру можно описать на VHDL, Verilog etc.
В данном примере не рассмотрены кропки управления (установка времени, сброс и так далее), но сделать это можно через управление счетчиками - там есть специальные входы для сброса, принудительной установки и так далее. Все остальные блоки при этом не изменятся
Классные уроки. Желаю дальнейшего продвижения канала!!!
Спасибо! Отличные уроки с упором на практику. Вы индикатор непосредственно к выводам ПЛИС подключали, без транзисторов? Микросхеме нормально живётся? У таких индикаторов ток где-то 10мА на сегмент уже при 1.8В, а здесь 2.5В.
Хороший вопрос. На данной отладочной плате стоят токоограничивающие резисторы по 200 Ом на каждый сегмент, поэтому проблем не возникает. Ножка ПЛИС может выдавать 16-20 мА. Цифры светятся по очереди, не мешая друг другу, но при свечении всех 7 сегментов яркость, конечно, немного проседает. На глаз это практически не заметно, поэтому для демонстрации был выбран такой "упрощенный вариант".
На готовых отладках и на полноценных платах на управление общим анодом нужно, конечно, ставить либо транзисторы либо мощные буферы.
Добрый день! Подскажите пожалуйста, какие специальные входы использовать для управления? Где их найти? Хочу сделать установку времени.
Внимательно следите за руками фокусника)))
Странно, почему для десятков минут и секунд три бита не использовали?
Ясно всё кроме одного - откуда заводится data[3..0] в my_demux?
А где можно найти полный код?
Можно ли данный проект внедрить на плату ПЛИС Cyclone IV EP4C6?
Конечно можно :) данный пример был написан для любых ПЛИС Altera/Intel. Но все то же, кроме ahdl, может быть реализовано на любых других ПЛИС. AHDL - чисто альтеровский язык
@@user-ic7ys9if6y Хорошо, спасибо за информацию
>без сигнала clk ни одна цифровая схема работать не может
а как же комбинационная логика :)
Шёл 2018 год, а кто-то ещё писал на AHDL...
:) Да, это уже умирающий язык описания ПЛИС, но на нем можно быстрее, проще и компактнее записать структуру небольного проекта. Поэтому я им время от времени пользуюсь.
Это уже у вредная привычка :) Как у Якова на канале "только схемы, только джихад!" :))
просьба по возможности всё же в дальнейшем показывать на примере VHDL или Verilog. Спасибо)
Ирония не уместна. Как показывает практика, AHDL даёт более компактную схему. С удовольствием бы освоил. Но пока худо-бедно способностей только на верилог хватает :(
ничего не понятно (