11. ПЛИС(FPGA): комбинаторная логика, автомат состояний или свой процессор?
HTML-код
- Опубликовано: 28 окт 2018
- Сравниваются разные способы построения преобразования числа из двоичного в десятичный код: комбинаторная логика, автомат состояний (FSM - finite state machine) и самодельный процессор
Наука
Не забрасывайте видео, они у вас очень информативные!
Спасибо за уроки, больше нравиться автомат состояний по удобочитаемости и наглядности.
Спасибо за качественный контент , очень интересно
Автор спасибо ! давно хотел подступиться ... теперь есть старт ....
Active-HDL - как с потолка, можно было пару слов сказать, что за зверь такой. Жду новых роликов)
Интересна реализация SoC на триггерах.....😬
смотрю ваши уроки, очень интересно. Подскажите пожалуйста какую плату лучше купить новичку дл ятого чтобы учится. Спачибо Вам за уроки.
Привет. Я бы в качестве первой отладки рекомендовал недорогую китайскую плату с четвертым циклоном. Там уже много ячеек, много периферии для экспериментов и внешние интерфейсы. Брать что-то с max-v или max2 не стоит - нет внутрисхемной отладки и мало ячеек. Про xilinx - опять же китайскую версию с virtex-6, artix-7, но они обычно дороже альтеры
@@user-ic7ys9if6y спасибо за ответ. Засматриваюсь на Mojo v3 FPGA что скажете ? Или слишком жирно как для первой плати?)
@@tarasluchka6886 , Mojo v3 FPGA - это отладочная плата с ПЛИС Xilinx Spartan-6. По сути это небольшая и достаточно старая ПЛИС (ячеек там 9000, а не 50000-100000) и она ценится в основном за маленькое потребление в режиме ожидания (когда на входах нет CLK). Почему именно она?
Для изучения - да, подойдет, особенно если Вам интересно именно изучение ПЛИС фирмы Xilinx.
Но аналогичное решение от Altera/Intel MAX10 FPGA Development Board может быть дешевле при тех же возможностях и количестве ячеек (10M08, например - там 8000 ячеек). К тому же в 10M08SAM есть дополнительно встроенный АЦП и пользовательская флешка - приятный бонус :)
А из Xilinx лучше искать отладки с Spartan-7 или Artix-7, там и ячеек больше и быстродействие выше. И для дальнейшей работы смотрите, чтобы на отладочном комплекте была какая-нибудь индикация, очень сильно украшает отладку несколько светодиодов и 7-сегментный индикатор или что-то еще.
а в адресах с 8 по 10 можно использовать остаток от деления в совокупности с целочисленным вместо вычитания?
Хороший вопрос!!!
Самая сложная команда на триггерах и логике - это деление. Сложение - простое двоичное сложение с переносом, вычитание реализуется через сложение и инверсию знака (дополнение до двух или дополнительный код). Умножение - побитовое сложение первого числа с собственной сдвинутой копией по количеству единиц во втором числе, то есть для 16-битных чисел это до 16 сложений сразу, суммируемые значения независимы, поэтому можно их параллелить. А вот деление никак не заменить на параллельное суммирование, особенно деление с остатком. Поэтому деление часто выполняется за несколько последовательных тактов (до 16 при 16-битных данных), а остаток вычисляется либо в процессе деления либо путем вычитания из исходного числа полученное частное, умноженное на делитель. Это несколько последовательных операций, требующих несколько тактов процессора. Поэтому для нашего процессора лучше оставить простейшие операции, на которых можно реализовать и деление и умножение при необходимости, но которые при этом не будут ограничивать быстродействие всего процессора.
Попробуйте сами реализовать деление с остатком на логических элементах, это интересно :)
Куда пропали качественные ролики?
Архитектура бывает Гарвардская и фон Неймана ( Интел не при чем). Стыдно.