Часы на ИВ-21 на ПЛИС. Пояснения к Verilog. Altera EPM240 FPGA

Присоединяйтесь подпиской в instagram: avrorel
Материалы: disk.yandex.ru/d/vac9Xl2zmYzGfg
Помощь каналу: yoomoney.ru/to/410013914943537
0:00 - Часы на ИВ-21
1:41 - Схемотехника
4:41 - Verilog

[@olejaradist]

Классный контент. Просмотров мало как обычно. Спасибо за пояснения!

[@user-zd5bh2bl1y]

Сколько ячеек памяти занимает конфигурация? Я просчитывал, в теории можно на этом чипе добавить будильник с генератором прерывистого сигнала. Должно вместится. Кстати, ChatGPT хорошо помогает с кодом, потому что тут чистая логика.

[@AVRshik]

Логических элементов ровно половину заняло (120). Я тоже прикидывал что на будильник хватит

[@user-hu6up7ye5z]

А можно схему с прошивкой для повторения?

[@AVRshik]

Проект Альтиума disk.yandex.ru/d/hQz5xEaoMK2reQ
А проект Квартуса в описании ссылка