Скажите, пожалуйста, нет ли ошибки на 50 минуте на временной диаграмме сигнала g? Кажется, он должен принимать значение логической единицы на один период после прихода 3его фронта тактирующего сигнала.
Добрый день! Спасибо большое за замечание, да, действительно, на слайде ошибка: сигнал g после значения "x" должен на 1 такт быть в значении "1" и только после этого перейти в "0". Соответственно и сигнал result_o тоже: после "x" на 1 такт в значении "1" и после в "0".
Да, вы правы. Инициализация памяти -- это правда полезная синтезируемая функция такого блока, но думаю для новичков это не так важно. Но начальное значение регистра лучше задавать во время сброса, не через initial.
Здравствуйте! А как называется специальность/дисциплина (код специальности о высшем образовании по ГОСТ), где ваши лекции являются фундаментальными и базовыми для изучения, чтобы получить диплом о высшем образовании?
Добрый день! Разработка под FPGA слишком узкое понятие, чтобы являться целой специальностью или дисциплиной. В ВУЗах с FPGA/ПЛИС могут познакомить в рамках направлений: * 09.03.01 -- Информатика и вычислительная техника * 11.00.00 -- Электроника, радиотехника и системы связи * 11.03.02 -- Инфокоммуникационные технологии и системы связи * 11.03.03 -- Конструирование и технология электронных средств * 11.03.04 -- Электроника и наноэлектроника И скорее всего многих других. Но, насколько я понимаю, могут и не познакомить или упомянуть вскользь. Все зависит от конкретного ВУЗа.
35:05 Дядя, єто не просто побитовое или а именно что reduction operation. Множество бит на входе между собой ORятся и на вьl ходе 1 бит получается. Но тьl так бойко єто все зовешь "побитовьlй OR". Normal bitwise OR produces the same number of output bits as its input bits.
Добрый день! Да, эти постфиксы ваш внутренний coding style и нужны искючительно для читаемости кода. Все входные сигналы: _i, выходные _o и внутренние сигналы никогда не должны иметь таких постфиксов. Это сильно облегчает чтение кода и я настоятельно рекомендую такой подход.
на 48 мин очень непонятно. слово РЕГИСТР не к месту... Речь о комбинационной логике, о послед/параллел соединении Лог Элементов - ну и нарисовать схемы, параллельного или последовательного преобразования...?
Спасибо за лекцию! Отличный материал
Для начинающих огонь!главное параллельно изучать книги и статьи в интернете ну и естественно пробовать проектировать самому. Спасибо за лекцию!
Классная лекция! Спасибо!
Спасибо за лекцию! Очень полезно
Очень крутые, понятные лекции.
Скажите, пожалуйста, нет ли ошибки на 50 минуте на временной диаграмме сигнала g? Кажется, он должен принимать значение логической единицы на один период после прихода 3его фронта тактирующего сигнала.
Добрый день! Спасибо большое за замечание, да, действительно, на слайде ошибка: сигнал g после значения "x" должен на 1 такт быть в значении "1" и только после этого перейти в "0". Соответственно и сигнал result_o тоже: после "x" на 1 такт в значении "1" и после в "0".
28:41 xepня там написана: data_i помечено как output, должно вьlдать ошибку, usage и само название говорит о том что єто input.
Спасибо, пропустил на твиче.
initial частично синтезируем же, можно задать начальное значение регистров и памяти
Да, вы правы. Инициализация памяти -- это правда полезная синтезируемая функция такого блока, но думаю для новичков это не так важно. Но начальное значение регистра лучше задавать во время сброса, не через initial.
Это зависит от вендора, с его позволения в некоторых случаях можно использовать, например, initial. С т.з. языка - это несинтезируемая конструкция.
@@HellGate202 давно не встречал, чтобы через initial задавали начальное значение. bit T=1;
Здравствуйте! А как называется специальность/дисциплина (код специальности о высшем образовании по ГОСТ), где ваши лекции являются фундаментальными и базовыми для изучения, чтобы получить диплом о высшем образовании?
Добрый день!
Разработка под FPGA слишком узкое понятие, чтобы являться целой специальностью или дисциплиной.
В ВУЗах с FPGA/ПЛИС могут познакомить в рамках направлений:
* 09.03.01 -- Информатика и вычислительная техника
* 11.00.00 -- Электроника, радиотехника и системы связи
* 11.03.02 -- Инфокоммуникационные технологии и системы связи
* 11.03.03 -- Конструирование и технология электронных средств
* 11.03.04 -- Электроника и наноэлектроника
И скорее всего многих других. Но, насколько я понимаю, могут и не познакомить или упомянуть вскользь. Все зависит от конкретного ВУЗа.
35:05 Дядя, єто не просто побитовое или а именно что reduction operation. Множество бит на входе между собой ORятся и на вьl ходе 1 бит получается. Но тьl так бойко єто все зовешь "побитовьlй OR". Normal bitwise OR produces the same number of output bits as its input bits.
Максим, постфикс *_i/o это ваш внутренний стандарт?
Добрый день! Да, эти постфиксы ваш внутренний coding style и нужны искючительно для читаемости кода.
Все входные сигналы: _i, выходные _o и внутренние сигналы никогда не должны иметь таких постфиксов.
Это сильно облегчает чтение кода и я настоятельно рекомендую такой подход.
@@МаксимТолкачев-н7б а почему нельзя использовать постфиксы ?
1:01:50
1:02:37
так ПИКОсекунд или НАНОсекунд?
У автора чëpтова куча мелких ляпов НО все равно єто лучшие обучалки среди рунета
на 48 мин очень непонятно. слово РЕГИСТР не к месту... Речь о комбинационной логике, о послед/параллел соединении Лог Элементов - ну и нарисовать схемы, параллельного или последовательного преобразования...?
А, недослушал минуту...
Очень сложно. И это для начинающих?
Ну все блин иду строить радар суб-миллиметрового разрешения на терагерцевом процессоре с тактовым периодом в одну пикосекунду, ага.